计算机组成原理课件-总复习

第一章计算机系统概论计算机系统的基本组成、硬件系统的概念

计算机系统的层次结构冯·诺依曼计算机的特点计算机硬件的主要性能指标2％第三章系统总线总线的概念总线的特点总线的分类总线性能指标总线的结构总线的仲裁方式集中式仲裁的几种方式总线通信的四种方式

10％总线控制一、总线判优控制总线判优控制分布式集中式主设备(模块)对总线有控制权从设备(模块)响应从主设备发来的总线命令1.基本概念链式查询计数器定时查询独立请求方式2.链式查询方式总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS

－总线忙BR－总线请求BG－总线同意3.5I/O接口10BS

－总线忙BR－总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址3.计数器定时查询方式I/O接口13.5计数器设备地址1排队器排队器4.独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－总线同意BR－总线请求3.5由统一时标控制数据传送充分挖掘系统总线每个瞬间的潜力同步通信异步通信

半同步通信

分离式通信

总线通信的四种方式采用应答方式

，没有公共时钟标准同步、异步结合3.5不互锁半互锁全互锁(2)异步通信3.5主设备从设备请求回答主设备从设备异步通信允许各模块速度的不一致，没有公共的时钟标准采用应答方式进行通信,要求主从模块之间增加两条应答线。异步通信方式可分为不互锁、半互锁和全互锁三种类型第四章存储器存储器的分类存储器系统的基本组成及层次结构译码方式（线选法、重合法）及其特点存储器设计（选择芯片、地址译码、连线）半导体存储芯片的存储原理存储器的性能指标DRAM的刷新方式及其特点存储器的扩展及提高访存速度的措施程序访问的局部性Cache—主存地址映象方式20％高低小大快慢辅存寄存器缓存主存磁盘光盘磁带光盘磁带速度容量价格位／1.存储器三个主要特性的关系二、存储器的层次结构CPUCPU主机4.1缓存CPU主存辅存2.缓存主存层次和主存辅存层次缓存主存辅存主存虚拟存储器10ns20ns200nsms虚地址逻辑地址实地址物理地址主存储器4.1（速度）（容量）（4）动态RAM的刷新 刷新的过程实质上是先将原存信息读出，再由刷新放大器形成原信息并重新写入的再生过程。 采用定时刷新的方法，在一定的时间内，对动态RAM的全部基本单元电路必作一次刷新，一般取2ms，这个时间叫做刷新周期，或叫再生周期；在刷新周期内，由专用的刷新电路来完成对基本单元电路的逐行刷新。集中刷新分散刷新异步刷新刷新与行地址有关①集中刷新（存取周期为0.5s

）“死时间率”为128/4000×100%=3.2%“死区”为0.5s

×128=64s

周期序号地址序号tc0123871387201tctctctc3999VW01127读/写或维持刷新读/写或维持3872个周期（1936s）

128个周期（64s）

刷新时间间隔（2ms）刷新序号••••••tcXtcY••••••4.2以128×128矩阵为例

集中刷新是在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新。此刻必须停止读／写操作。这种刷新方式缺点在于出现了访存“死区”。tC=tM

+tR读写刷新无“死区”以128×128矩阵为例（存取周期为1s

）(存取周期为0.5s

+0.5s

)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔128个存取周期…

②分散刷新指对每行存储单元的刷新分散到每个读／写周期内完成。把存取周期分成两段，前半段用来读写或维持，一后半段用来刷新。这种刷新克服了集中刷新出现“死区”的缺点，但刷新同样需要一个读/写周期时间，存取周期由0.5us变成lus。③分散刷新与集中刷新相结合（异步刷新）对于128×128的存储芯片（存取周期为0.5s

）将刷新安排在指令译码阶段，不会出现“死区”“死区”为0.5s

若每隔15.6s=2ms÷128刷新一行每行每隔2ms

刷新一次4.2

2.存储器与CPU的连接

(1)地址线的连接(2)数据线的连接(3)读/写命令线的连接(4)片选线的连接(5)合理选择存储芯片(6)其他时序、负载4.23线－8线地址译码器

G1G2AG2BCBA译码输出100000Y0

=0，其余为1100001Y1

=0，其余为1100010Y2

=0，其余为1100011Y3

=0，其余为1100100Y4

=0，其余为1100101Y5

=0，其余为1100110Y6=0，其余为1100111Y7

=0，其余为1不是上述情况×××全为174LS138译码器真值表程序访问的局部性程序访问的局部性主要反映在时间和空间局部性两个方面，时间局部性是指程序中近期被访问的信息项可能马上将被再次访问，空间局部性指那些在访问地址上相邻近的信息项很可能被一起访问。根据这一局部性原理，把主存储器中访问概率最高的内容存放在Cache中，当CPU需要读取数据时就首先在Cache中查找是否有所需内容，如果有则直接从Cache中读取；若没有再从主存中读取该数据，然后同时送往CPU和Cache。

字块2m－1

字块2c+1

字块2c+1－1

字块2c

+1

字块2c

字块2c－1

字块1字块0………主存储体字块1

标记字块0

标记字块2c－1标记Cache存储体t位012c－1…字块字块地址主存字块标记t

位c

位b

位主存地址比较器（t位）=≠不命中有效位=1？*m位Cache内地址否是命中二、Cache–

主存的地址映射1.直接映射每个缓存块

i

可以和若干个主存块对应每个主存块

j

只能和一个特定的缓存块对应i=j

mod

C4.3

字块2c+1

字块2c字块0字块02.全相联映射主存中的任一块可以映射到缓存中的任一块字块2m－1字块2c－1字块1

字块0……字块2c－1字块1字块0…标记标记标记主存字块标记

字块内地址主存地址m=t+c

位b位m

=

t+cCache存储器主存储器

字块04.3字块2m－1字块2c-r+1

字块2c-r+

1字块2c-r字块2c-r

－

字块1字块0………字块3标记字块1标记字块2c－1标记字块2标记字块0标记字块2c－2标记…………字块内地址组地址主存字块标记s=t+r

位q=

c－r

位b

位组012c-r－1主存地址Cache主存储器m

位共Q

组，每组内两块（r=1)1某一主存块

j

按模Q

映射到缓存的第i

组中的任一块i=j

mod

Q直接映射全相联映射3.组相联映射4.3字块0字块1字块0字块2c-r字块2c-r+1第五章输入输出系统输入输出系统的组成I/O编址方式及I/O指令I/O与主机的联系方式接口和端口的概念、接口的功能及组成程序查询方式接口电路的组成及工作过程程序中断方式的原理及接口电路、中断服务流程DMA方式的特点

DMA与主存交换数据的三种方式DMA接口电路的功能及组成DMA的工作过程比较程序中断方式和DMA方式10％四、I/O设备与主机信息传送的控制方式1.程序查询方式CPU和I/O串行工作踏步等待CPU读I/O状态检查状态未准备就绪出错从I/O接口中读一个字到CPU从CPU向主存写入一个字CPU向I/O发读指令CPU读I/O状态检查状态完成否未准备就绪现行程序是出错已准备就绪否5.1CPU通过程序不断查询I／O设备是否已做好准备，从而控制I／O与主机交换信息2.程序中断方式I/O工作CPU不查询CPU暂停现行程序自身准备与主机交换信息CPU和I/O并行工作

启动I/O设备现行程序

……中断服务程序KK+1…没有踏步等待现象中断现行程序5.13.DMA方式主存和I/O之间有一条直接数据通道不中断现行程序周期挪用（周期窃取）CPU和I/O并行工作存取周期结束CPU执行现行程序CPU执行现行程序DMA请求启动I/OI/O准备I/O准备一个存取周期实现I/O与主存之间的传送5.12.DMA与主存交换数据的三种方式(1)停止CPU访问主存控制简单CPU处于不工作状态或保持状态未充分发挥CPU对主存的利用率主存工作时间CPU不执行程序DMA不工作DMA不工作DMA工作CPU控制并使用主存DMA控制并使用主存t5.6(2)周期挪用（或周期窃取）DMA访问主存有三种可能

CPU此时不访存

CPU正在访存

CPU与DMA同时请求访存此时CPU将总线控制权让给DMA主存工作时间CPU控制并使用主存DMA控制并使用主存t5.6(3)DMA与CPU交替访问主存工作时间DMA控制并使用主存CPU控制并使用主存tCPU工作周期C1专供DMA访存C2专供CPU

访存所有指令执行过程中的一个基准时间5.6不需要申请建立和归还总线的使用权预处理：主存起始地址设备地址

传送数据个数启动设备DMADMADMA数据传送：继续执行主程序同时完成一批数据传送后处理：中断服务程序做DMA结束处理继续执行主程序CPUDMA传送过程示意允许传送？主存地址送总线数据送I/O设备（或主存）修改主存地址修改字计数器数据块传送结束？向CPU申请程序中断DMA请求否否是是数据传送5.6DMA方式与程序中断方式的比较(1)数据传送(2)响应时间(3)处理异常情况(4)中断请求(5)优先级中断方式DMA方式程序硬件指令执行结束存取周期结束能不能低高传送数据后处理5.6第六章计算机的运算方法各种进制间的相互转换有符号数的各种表示方法及其相互转换：原码、补码、反码、移码四种码制的表示范围及零的表示方法定点表示、浮点数的表示方法及其规格化补码的加减法原码一位乘和补码一位乘原理（循环次数、加法次数、移位次数）算术逻辑单元及进位链10％(2)补码定义整数x

为真值n

为整数的位数[x]补=0，x2n

＞

x

≥02n+1+x0

＞

x

≥2n（mod2n+1）如x=+1010[x]补=27+1+(1011000)=[x]补=0,1010x=10110001,0101000用逗号将符号位和数值部分隔开6.11011000100000000小数x

为真值x=+0.1110[x]补=x1＞

x

≥02+

x

0＞

x

≥1（mod2）如[x]补=0.1110x=0.11000001.0100000[x]补=2

+

(0.1100000)=用小数点将符号位和数值部分隔开6.10.110000010.0000000(4)求补码的快捷方式=100000=1,011010101+1=1,0110又[x]原=1,1010则[x]补=24+11010=11111+11010=1111110101010当真值为负时，补码可用原码除符号位外每位取反，末位加1求得6.1+1设x=1010时例6.11000000000000000100000010…011111111000000010000001111111011111111011111111…128129-0-1-128-127-127-126二进制代码无符号数对应的真值原码对应的真值补码对应的真值反码对应的真值012127…253254255…-125-126-127…-3-2-1…-2-1-0…+0+1+2+127…+0+1+2+127…+0+1+2+127…6.1+0设机器数字长为8位（其中１位为符号位）对于整数，当其分别代表无符号数、原码、补码和反码时，对应的真值范围各为多少？1.浮点数的表示形式Sf

代表浮点数的符号n

其位数反映浮点数的精度m

其位数反映浮点数的表示范围jf

和m

共同表示小数点的实际位置6.2jf

j1

j2

jm

Sf

S1S2

Sn

……j

阶码S

尾数阶符数符阶码的数值部分尾数的数值部分小数点位置3.规格化(1)规格化数的定义(2)规格化数的判断r=2≤|S|＜1

12S＞0真值原码补码反码规格化形式S＜0规格化形式真值原码补码反码0.1×××…0.1×××…0.1×××…0.1×××…原码不论正数、负数，第一数位为1补码符号位和第一数位不同–0.1××

×…1.1×××…1.0×××…1.0×××…6.4(3)原码一位乘的硬件配置A、X、Q均n+1位移位和加受末位乘数控制0

An加法器控制门0

Xn

移位和加控制计数器CSGM0Qn右移6.3(2)Booth算法的硬件配置A、X、Q均n+2位移位和加受末两位乘数控制6.30An+1n+2位加法器控制门0Xn+10Qn

n+1移位和加控制逻辑计数器CGM00,110110右移指令和指令系统的概念机器指令的一般格式操作数类型和操作类型寻址方式及其操作数的寻址范围指令格式的设计，寻址方式、扩展码技术的使用CISC和RISC技术（比较）10％第七章指令系统机器指令指令系统中的指令是指计算机能够识别并执行的命令，也叫机器指令，我们前面讲过的机器语言就是由机器指令构成的。全部机器指令的集合叫做机器的指令集，一个机器的指令系统包括指令集、数据表示和寻址方式。一、指令的一般格式操作码字段

地址码字段1.操作码反映机器做什么操作(1)长度固定(2)长度可变用于指令字长较长的情况，RISC如IBM370操作码8位操作码分散在指令字的不同字段中指令是由操作码和地址码两部分组成的二、数据寻址形式地址指令字中的地址有效地址操作数的真实地址约定

指令字长=存储字长=机器字长1.立即寻址指令执行阶段不访存

A的位数限制了立即数的范围形式地址A操作码寻址特征OP#A立即寻址特征立即数可正可负补码形式地址A就是操作数7.32.直接寻址EA=A操作数主存寻址特征LDAAAACC执行阶段访问一次存储器

A的位数决定了该指令操作数的寻址范围操作数的地址不易修改（必须修改A）有效地址由形式地址直接给出7.33.隐含寻址操作数地址隐含在操作码中ADDA操作数主存寻址特征AACC暂存ALU另一个操作数隐含在ACC中如8086MUL指令被乘数隐含在AX（16位）或AL（8位）中MOVS指令源操作数的地址隐含在SI中目的操作数的地址隐含在DI中指令字中少了一个地址字段，可缩短指令字长7.34.间接寻址EA=（A）有效地址由形式地址间接提供OPA寻址特征AEA主存EAA1EAA1主存EA10执行指令阶段2次访存可扩大寻址范围便于编制程序OPA寻址特征A一次间址多次间址操作数操作数多次访存7.3……子程序主程序…8081201202调用子程序调用子程序间接寻址编程举例(A)=81(A)=202……@间址特征7.3JMP@A…

……

…5.寄存器寻址EA=Ri执行阶段不访存，只访问寄存器，执行速度快OPRi寻址特征寄存器个数有限，可缩短指令字长操作数…………R0RiRn寄存器有效地址即为寄存器编号7.3EA=(Ri

)6.寄存器间接寻址

有效地址在寄存器中，操作数在存储器中，执行阶段访存操作数主存OPRi寻址特征

便于编制循环程序地址…………R0RiRn寄存器有效地址在寄存器中7.37.基址寻址(1)采用专用寄存器作基址寄存器EA=(BR)+ABR为基址寄存器OPA操作数主存寻址特征ALUBR

可扩大寻址范围

有利于多道程序

BR内容由操作系统或管理程序确定

在程序的执行过程中BR内容不变，形式地址A可变7.3(2)

采用通用寄存器作基址寄存器操作数主存寻址特征ALUOPR0AR0

作基址寄存器由用户指定哪个通用寄存器作为基址寄存器通用寄存器R0Rn-1R1…基址寄存器的内容由操作系统确定在程序的执行过程中R0内容不变，形式地址A可变7.38.变址寻址EA=(IX)+AOPA操作数主存寻址特征ALUIX可扩大寻址范围便于处理数组问题

IX的内容由用户给定IX为变址寄存器（专用）在程序的执行过程中IX内容可变，形式地址A不变通用寄存器也可以作为变址寄存器7.39.相对寻址EA=(PC)+AA是相对于当前指令的位移量（可正可负，补码）A的位数决定操作数的寻址范围程序浮动

广泛用于转移指令操作数寻址特征ALUOPA相对距离A1000PC

…主存1000AOP7.310.堆栈寻址(1)堆栈的特点堆栈硬堆栈软堆栈多个寄存器指定的存储空间先进后出（一个入出口）栈顶地址由SP

指出–11FFFH+12000H进栈（SP）–1SP出栈（SP）+1SP栈顶栈底2000HSP2000H……1FFFHSP1FFFH栈顶栈底进栈出栈1FFFH栈顶2000H栈顶7.3RISCRISC（ReducedInstructionSetComputer）是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。RISC和CISC的比较1.RISC更能充分利用

VLSI芯片的面积2.

RISC更能提高计算机运算速度指令数、指令格式、寻址方式少，通用寄存器多，采用组合逻辑，便于实现指令流水3.RISC便于设计，可降低成本，提高可靠性4.RISC

有利于编译程序代码优化

5.

RISC不易实现指令系统兼容

7.5例1：某机主存容量为4M×

16位，且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等六种寻址方式，试回答：（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（3）一次间址和多次间址的寻址范围（4）立即数的范围（十进制表示）（5）相对寻址的位移量（十进制表示）（6）上述六种寻址方式的指令哪一种执行时间最短？哪一种最长？为什么？哪一种便于程序浮动？哪一种最适合处理数组问题？（7）如何修改指令格式，使指令的寻址范围可扩大到4M？（8）为使一条转移指令能转移到主存的任一位置，可采取什么措施？简要说明之。解：(1)一地址指令格式：寻址特征OPA1

(2)直接寻址最大范围：26(3)一次间址和多次间址的寻址范围：

n=7，操作码应占7位。

m=3，寻址方式位应占3位。2n≥1082m≥6①一次间址OP寻址特征AAEAEA……操作数一次间址寻址范围：216②多次间址OP寻址特征A1A1A0EAA1操作数EA…多次间址寻址范围：215由题目可知：指令总字长=16位操作码位数固定7位6位3位……(4)立即数的范围寻址特征OP立即数7位6位3位则立即数的范围是（有符号数：补码）（无符号数）0～63-32~31(5)相对寻址的位移量寻址特征OPA7位6位3位则相对寻址的位移量是-32~31①执行时间最短因为②执行时间最长因为③便于程序浮动因为④便于处理数组问题因为变址寻址基址寻址(6)立即数在指令中直接给出基址寻址主要为程序分配存储空间，基址寄存器中的内容由操作系统或管理程序确定。变址寻址的变址寄存器的内容由用户给定，而且在程序的执行过程中允许用户修改，其形式地址始终不变，故变址寻址的指令便于用户编制处理数组问题的程序。一次间接寻址要两次访存；多次间接寻址要多次访存立即数寻址间接寻址2n=4Mn=22位目前指令字长最长仅为16位，全用上才216，如何办呢？？？？？？寻址特征OPA17位6位3位A2指令的地址字段长为16＋6＝22位3，则指令的直接寻址范围扩大到222

＝4M.(8)(7)将指令的格式改为双字指令，格式如下：解决办法之一：解决办法1：解决办法2：解决办法3：解决办法4：同(7)配置22位的基址寄存器，使EA=(BR)+A(BR为基址寄存器)配置22位的变址寄存器，使EA=(IX)+A(IX为基址寄存器)通过16位的基址寄存器左移6位再与形式地址A相加，得到22位的地址，亦可。CPU的结构和功能指令周期提高指令执行速度的方法中断系统中断响应：条件、判优、响应优先级中断向量：概念、作用中断隐指令：概念、作用中断屏蔽：写出屏蔽字-调整处理优先级-画出CPU运行轨迹15％第八章CPU的结构和功能1.用户可见寄存器(1)通用寄存器三、CPU的寄存器存放操作数可作某种寻址方式所需的专用寄存器(2)数据寄存器存放操作数（满足各种数据类型）两个寄存器拼接存放双倍字长数据(3)地址寄存器存放地址，其位数应满足最大的地址范围用于特殊的寻址方式段基值栈指针(4)条件码寄存器存放条件码，可作程序分支的依据如正、负、零、溢出、进位等8.1基址寄存器、变址寄存器栈指针基址寄存器、变址寄存器2.控制和状态寄存器(1)

CPU中还有一类寄存器用于控制CPU的操作或运算。在一些机器里，大部分这类寄存器对用户是透明的。MAR存储器地址寄存器，用于存放将被访问的存储单元的地址；MDR存储器数据寄存器，用于存放欲存入存储器中的数据或最近从存储器中读出的数据；PC程序计数器，存放现行指令的地址，通常具有计数功能。当遇到转移类指令时，PC的值可被修改；IR指令寄存器，存放当前欲执行的指令。其中MAR、MDR、IR

用户不可见

PC

用户可见8.2指令周期一、指令周期的基本概念1.指令周期取出并执行一条指令所需的全部时间完成一条指令执行取指、分析取指阶段取指周期执行阶段执行周期（取指、分析）（执行指令）指令周期取指周期执行周期2.每条指令的指令周期不同取指周期指令周期取指周期执行周期指令周期NOPADDmem

MULmem8.2取指周期执行周期指令周期…3.具有间接寻址的指令周期4.带有中断周期的指令周期取指周期间址周期指令周期执行周期取指周期间址周期指令周期执行周期中断周期8.2为了取出操作数，需先访问一次存储器，取出有效地址，然后再访问存储器，取出操作数。这样，间接寻址的指令周期就包括取指周期、间址周期和执行周期三个阶段，其中间址周期用于取操作数的有效地址，5.指令周期流程取指周期执行周期有间址吗？有中断吗？间址周期中断周期是是否否8.2当CPU采用中断方式实现主机与I/O交换信息时，CPU在每条指令执行阶段结束前，都要发中断查询信号，以检测是否有某个I/O提出中断请求。如果有请求，CPU则要进入中断响应阶段，又称中断周期。在这阶段，CPU必须将程序断点保存到存储器中。这样，一个完整的指令周期应包括取指、间址、执行和中断四个子周期硬件向量法硬件向量法就是利用硬件产生向量地址，再由向量地址找到中断服务程序的入口地址。向量地址由中断向量地址形成部件产生，这个电路可分散设置在各个接口电路中，也可设置在CPU内。由向量地址寻找中断服务程序的入口地址有两种办法。一种是在向量地址内存放一条无条件转移指令，CPU响应中断时，只要将向量地址送至PC，执行这条指令，便可无条件转向服务程序的入口地址。另一种是设置向量地址表，该表设在存储器内，存储单元的地址为向量地址，存储单元的内容为入口地址，只要访问向量地址所指示的存储单元，便可获得入口地址。四、中断响应1.响应中断的条件允许中断触发器EINT=12.响应中断的时间指令执行周期结束时刻由CPU发查询信号

CPU中断查询INTR1DQINTR2DQINTRnDQ中断源1中断源2中断源n…至排队器8.43.中断隐指令(1)保护程序断点(2)寻找服务程序入口地址(3)硬件关中断向量地址形成部件INTSQREINTSQRPC

1&≥1排队器……断点存于特定地址（0号地址）内断点进栈INT中断标记EINT允许中断R–S

触发器8.4向量地址PC（硬件向量法）中断识别程序入口地址MPC（软件查询法）(2)屏蔽字8.4

优先级屏蔽字111111111111111101111111111111110011111111111111000111111111111100001111111111110000011111111111…000000000000001100000000000000011234561516…16个中断源1，2，3，

16按降序排列…屏蔽字与中断源的优先级别是一一对应的。(3)屏蔽技术可改变处理优先等级响应优先级响应优先级A→B→C→D

降序排列

8.4不可改变处理优先级可改变（通过重新设置屏蔽字）中断源原屏蔽字新屏蔽字ABCD11110111001100011111010001100111处理优先级A→D→C→B降序排列(3)屏蔽技术可改变处理优先等级8.4服务程序B处理完C处理完D处理完A处理完t主程序A程序B程序C程序D程序A、B、C、D同时请求中断CPU执行程序轨迹（原屏蔽字）(3)屏蔽技术可改变处理优先等级(4)屏蔽技术的其他作用8.4便于程序控制可以人为地屏蔽某个中断源的请求服务程序D处理完C处理完B处理完A处理完t主程序A程序B程序C程序D程序A、B、C、D同时请求中断CPU执行程序轨迹（新屏蔽字）第九章

控制单元的功能熟悉PC、IR、MAR、MDR、ACC等部件的功能控制单元的功能多级时序系统--指令周期、机器周期、时钟周期及相互之间关系CU控制方式取指令、指令执行的全部微操作（信息流程图）和控制信号（例题、作业）%153.多级时序系统机器周期、节拍（状态）组成多级时序系统一个指令周期包含若干个机器周期一个机器周期包含若干个时钟周期（节拍）CLK机器周期机器周期机器周期

（取指令）（取有效地址）（执行指令）指令周期T0T1T2T3T0T1T2T3T0T1T2T3机器周期机器周期（取指令）（执行指令）指令周期T0T1T2T3T0T1T2节拍(状态)节拍(状态)9.2四、控制方式产生不同微操作命令序列所用的时序控制方式1.同步控制方式任一微操作均由统一基准时标的时序信号控制CLK机器周期机器周期机器周期（取指令）（取有效地址）（执行指令）指令周期T0T1T2T3T0T1T2T3T0T1T2T3(1)采用定长的机器周期以最长的微操作序列和最繁的微操作作为标准9.2机器周期内节拍数相同(2)采用不定长的机器周期机器周期机器周期（取指令）（执行指令）指令周期T0T1T2T3T0T1T2节拍(状态)机器周期机器周期（取指令）（执行指令）T0T1T2T3T0T1T2T