FPGA 电路结构原理(10.19)

组员：董伟饶强孙尚迪王建丞CycloneIIFPGA电路结构原理日期：2014.10.15目录：1.PLD的发展历史及其分类CycloneII中的嵌入式乘法器7.CycloneII中的时钟网络8.CycloneII中的I/O块2.简单PLD的基本原理3.FPGA介绍及其基本原理4.CycloneII中的LAB5.CycloneII中的嵌入式存储器PLD的发展历程从二十世纪七十年代至今，可编程逻辑器件（PLD）大致经历了：1,PROM（programmablereadonlymemory）可编程只读存储器；2,PLA（programmablelogicarray）可编辑逻辑阵列；3,PAL（programmablearraylogic）可编辑阵列逻辑；4,GAL（genericarraylogic）通用阵列逻辑；5,EPLD（ErasableProgrammableLogicDevice）可擦除可编辑逻辑器件；6,CPLD（complexprogrammablelogicdevece）复杂可编程逻辑器件；7,FPGA（fieldprogrammablegatearray）现场可编辑门陈列几个发展阶段.PLD的分类划分的角度不同：1.从集成度分1.简单可编程逻辑器件:PROM,PLA,PAL,GAL,EPLD2.复杂可编程逻辑器件:CPLD,FPGA2.从结构上分1.基于乘积项结构:（与-或阵列结构）2.基于查找表结构：（查找表结构）PGGA：

3.从编程工艺分1:熔丝型，反熔丝形2：EPROM（紫外线可擦除），EEPROM（电可擦除）3：SRAM：静态随机存取存储器（FPGA）4:FLASH（闪存）简单PLD原理结构PROMPLAPALGALFPGA原理与结构

1：FPGA简介:在大规模可编程逻辑器件中，包含了CPLD和FPGA两大类，其中CPLD是基于乘积项的大规模可编程逻辑器件，而FPGA是基于查找表结构（LUT）的大规模可编程逻辑器件，LUT是可编程逻辑器件的最小逻辑构成单元，一般都采用SRAM来构成逻辑函数发生器。2：FPGA通常包含三类可编程资源：可编程逻辑功能块、可编程I/O块和可编程互连。可编程逻辑功能块是实现用户功能的基本单元，它们通常排列成一个阵列，散布于整个芯片；可编程I/O块完成芯片上逻辑与外部封装脚的接口，常围绕着阵列排列于芯片四周；可编程内部互连包括各种长度的连线线段和一些可编程连接开关，它们将各个可编程逻辑块或I/O块连接起来FPGA原理：查找表的工作原理：（高位）（低位）DBCACycloneIII中可编程的最小逻辑单元是4位的查找表，每个查找表需要16个SRAM存储器存储真值表中的16中不同组合下的输出情况，就像一个4输入的数据选择器的逻辑功能类似。4为以上的查找表可以由多个4位的查找表扩展而成。LUT是构成FPGA中逻辑阵列块（LAB）的重要单元，其负责实现其中的组合电路部分。例：5位LUT的构成CYCLONEII系列器件的结构1.CycloneIII系列器件是Altera公司的一款低功耗，高性价比的FPGA，其结构和工作原理在FPGA器件中具有代表性。2.CycloneIII系列器件主要由：

1.逻辑阵列块（LAB）：构成了FPGA可编程的主要资源；

2.嵌入式块存储器：增强了FPGA的性能，扩大了FPGA的应用范围；

3.嵌入式硬件乘法器：是FPGA有效的应用于DSP实时任务；4.I/O单元：完成芯片上逻辑与外部封装脚的接口；5嵌入式PLL等模块组成：保证时钟的同步，同时可用于分频；在各各模块之间存在着丰富的互联线和始终网络。3.CycloneII中的EP2C70芯片集成了68416个LE（logicalelement）单元，提供了622个可用的I/O口，以及片上嵌入的存储器容量达到了1.1Mbits（M4K）。内部还嵌入了150个18*18的硬件乘法器以及4个PLL锁相环。CYCLONEIII的LAB1.LAB是logicarrayblock的缩写，叫做逻辑阵列块，其是CycloneIII器件的可编程资源的主要来源，同时LAB是CycloneIII系列器件基本的可编程单元，芯片内部多个LAB构成一个大的阵列，各各LAB之间通过FPGA内部丰富的布线资源连接在一起构成了CycloneIII器件的主体；2.CycloneIII中一个LAB又16个相邻的LE构成，而每个LE又由一个4输入的查找表，一个可编程的触发器，进位链逻辑和寄存器链逻辑构成；其中4位LUT实现了LE的组合电路功能，可编程的触发器实现了LE的时序电路功能，每一个LE的输出都可以连接到行通路，列通路，局部互连通路或者进位链和寄存器链通路来和LAB内部或者外部的LE连接起来。LAB的基本组成单元——LE1.LE（logicelement）逻辑宏单元是构成LAB的基本元素，一个LAB模块就是多个LE通过FPGA内部丰富的连线资源排列在一起的阵列，同时，LE也是PFGA最重要的组成单元；2.在CycloneII类的器件中，LE的主要组成及其主要功能如下：1.一个四输入的查找表，四输入的查找表逻辑可以实现四输入的任何组合电路逻辑，2.一个可编程的触发器，该触发器实现电路的记忆功能，具有数据，时钟，时钟使能，同步异步清零置为功能，任何一个通用I/O口和内部逻辑都可以驱动时钟使能信号和清零信号。3.查找表的进位链和触发器的寄存器链；4.可以驱动所有类型的连接，包括行互连，列互连，局部互连，直连通路互联，进位链和寄存器链互连；5.支持寄存器反馈和寄存器打包功能，使得一个LE钟的LUT和寄存器能够完成不相关的功能，提高LE的资源利用率；CYCLONEIII中LE的结构图4位查找表可编程寄存器同步装载与异步清零时钟与时钟使能逻辑data1data2data3data4进位链异步清零逻辑LE进位链输出DCLKCLRENALE进位链输入寄存器打包输入LE寄存器链输入寄存器反馈信号行互联输出列互联输出直连通路互联寄存器链输出寄存器旁路通道LAB同步装载LAB同步清零labclr1labclr2全局复位labclken2labclken1labclk1labclk2在不同的LE操作模式下，LE的内部结构会发生变化，LE可工作在普通模式和算术模式。普通模式适用于通用的逻辑应用，而算术逻辑可以更加有效的处理算术运算。CYCLONEIILAB的内部连接LELE行互连列互连列互连列互连局部互连局部互连来自相邻块的直连通路互连列互连行互连局部互连在CycloneIII中的每个LAB包含了16个相邻的LE单元，在LAB中，LAB之间以及LAB和嵌入时存储器，乘法器，PLL之间存在着行互连，列互连，直连通路互连，局部互连和LE进位链及寄存器链将它们连接在一起。在一个CycloneIII器件中存在着大量的LAB，所有的LAB按照上面的排列构成LAB阵列，从而构成了CycloneIII丰富的编程资源。LAB单元相邻的LAB，存储器，乘器或者PLL,IOECYCLONEIILAB的控制信号每个LAB模块都有专用的逻辑来生成LE的控制信号，如前面的LE结构图可知，这些LE的控制信号包括：1.两个时钟信号labclk1和labclk2；2.两个时钟使能信号labclkena1和labclkena2；3.两个异步清零信号labclr1和labclr2；4.一个同步装载信号和一个同步清零信号：LAB控制信号生成框图CYCLONEIII中的嵌入式存储器在CycloneIIIFPGA器件中所含的嵌入式存储器（embeddedmemory）是由250个M4K的存储器构成的，每个M4K存储器具有很强的伸缩性，可以实现4608位RAM（单端口，双端口，带校验，字节使能），ROM，移位寄存器，FIFO等功能，同时也支持多种工作模式。在CycloneIIIFPGA中嵌入的存储器可以通过多种连线与可编程资源连接与LAB连接，使得LAB可以利用嵌入存储器存储数据，大大增强了FPGA的性能。M4K存储器与LAB连接CYCLONEIII中的嵌入式乘法器在CycloneIIFPGA系列器件中还有嵌入式乘法器（embeddedmutilplier），这种硬件乘法器的存在可以大大提高FPGA在处理DSP任务时的能力，CycloneIIFPGA内部有两个9*9和一个18*18的乘法器，乘法器的输入和输出可以选择是寄存的还是不寄存的，当使用寄存形式时，最大频率是250Mhz。同样，嵌入式乘法器也可以通过多种连线结构同LAB连接起来，增强LAB的运算能力。乘法器电路及其和LAB的连接CYCLONEIII中的时钟网络和时钟控制时钟控制块电路在数字电路中，尤其高速数字电路中，时钟，复位信号往往需要同步作用于系统中的每个时序逻辑单元，系统时钟的延时会严重影响系统的性能，因此CycloneIIFPGA器件中设置有全局时钟控制信号，共有16个全局时钟网络，每一个全局时钟网络有一个时钟控制块。可以减少时钟信号的传输延时，在CycloneIIIFPGA器件中还包含了4个独立的嵌入式PLL，其可以用来调整时钟信号的波形，频率和相位。全局时钟网络CYCLONEIII中的I/O模块CycloneII的I/O支持多种I/O接口，符合多种I/O标准，每个IOE包含一个双向I/O缓冲器和三个寄存器来保证双向传输速率。其支持的性能和特质包括：1.支持差分的I/O标准和普通的单端的I/O标准；2.支持JTAG（JointTestActionGroup）的边界扫描测试；3.具有三态缓冲器和支持漏极开路输出；4.在配置过程