数字电子技术基础02A第二章门电路

第二章门电路2.1概述2.2半导体二极管、三极管的开关特性2.3分立元器件门电路2.4TTL集成门电路实现基本逻辑运算和复合逻辑运算的单元电路。逻辑门电路逻辑门电路的分类二极管门电路三极管门电路双极型PMOS门CMOS门逻辑门电路分立NMOS门TTL--三极管-三极管HTL–高阈值ECL–射极耦合I2L–集成注入集成单极型高抗干扰能力工作速度极高集成度高功耗小NMOS门2.1概述高、低电平产生的原理当S闭合，vO=0V当S断开，vO=+5V一、二极管导通条件及导通时的特点二极管D的符号设二极管的外加正向电压为VF，正向导通时的管压降为VD导通条件：VF≥0.7V(Si)/0.2V(Ge)导通时特点：VD＝0.7V(Si)/0.2V(Ge)相当于开关闭合后有个0.7/0.2V的恒压降2.2半导体二极管、三极管的开关特性2.2.1二极管的开关特性二、二极管截止条件及截止时的特点截止条件：截止时特点：电流ID接近于0，相当于开关断开加正向电压时VF＜0.5V(Si)/0.1V(Ge)或加反向电压理想的开关应具有两个工作状态：---要求阻抗越小越好，相当于短路（导通）---要求阻抗越大越好，相当于开路（截止）在数字电路中，二极管和三极管工作在开关状态，即，不是饱和导通，就是反向截止，好象一个开关一样。当脉冲信号的频率很高时，开关状态的变化速度很快，每秒可达百万次，这就要求器件的开关转换速度要在微秒甚至纳秒内完成。因此有必要研究一下二极管导通截止之间的转换过程。接通状态断开状态1.关断特性：二极管从正向导通到反向截止有一个反向恢复过程vitVF-VRIF-IRt1tstt0.1IRit在O～t1期间，vi＝

VF，∴二极管D导通，电路中有电流流过：RLvii＋－D三、二极管的开关特性当t＝t1时，vi突变到

－VR，理想时，二极管应立即截止，电路中只有很小的反向电流。但实际并非如此，见右图：通常将二极管从导通转为截止所需的时间称为反向恢复时间:tre=ts+tt=ns级

vitVF-VRIF-IRt1tstt0.1IRit存储时间渡越时间RLvii＋－D产生反向恢复过程的原因是电荷存储效应所引起的。反向恢复时间就是存储电荷消失所需要的时间，一般在纳秒数量级。2.开通特性：主要体现在二极管的开通时间开通时间--二极管从截止转为正向导通所需要的时间

该时间与反向恢复时间相比很小，对开关速度影响小，可以忽略不计。一、三极管处于三种工作区的条件截止区：B、E加正向电压时VF＜0.5V(Si)/0.1V(Ge)或加反向电压放大区：发射结正偏、集电结反偏饱和区：发射结正偏、集电结正偏临界饱和：UBC=0IB=IC=0IC=βIBUCE=0.1～0.3V典型值UCE=0.3V2.2.2三极管的开关特性三极管工作在饱和状态的电流条件为：IB＞IBS二、三极管的动态特性（1）延迟时间td——从输入信号vi正跳变的瞬间开始，到集电极电流iC上升到0.1ICS所需的时间

（2）上升时间tr——集电极电流从0.1ICS上升到0.9ICS所需的时间。（3）存储时间ts——从输入信号vi下跳变的瞬间开始，到集电极电流iC下降到0.9ICS所需的时间。（4）下降时间tf——集电极电流从0.9ICS下降到0.1ICS所需的时间。

2.3基本逻辑门电路2.3.1二极管与门电路2.3.3非门电路─三极管反相器2.3.2二极管或门电路2.3.4复合逻辑门电路2.3.1二极管与门电路二极管与门电路与逻辑符号及表达式

VCC+(5V)

R

3kW

L

D1

D2

D3

A

B

C

VCC+(5V)

R

3kW

L

D1

D2

D3

A

B

C

0.7V三个输入端中，只要有一个为0V,其余为+5V时：输入与输出电压关系0V5V5V

输入输出VAVBVCVL0V0V0V0V0V+5V0V+5V0V0V+5V+5V+5V0V0V+5V0V+5V+5V+5V0V0.7V0.7V0.7V0.7V0.7V0.7V0.7V压差大的管子导通VCC+(5V)

R

3kW

L

D1

D2

D3

A

B

C

＋5V只有当A、B、C三个输入端均为高电平+5V时：5V5V5V

输入输出ABCL00000010010001101000101011001111真值表

2.3.2二极管或门电路二极管或门电路或逻辑符号及表达式≥1输入端A、B、C都为0V0V或逻辑真值表输入输出ABCL00000011010101111001101111011111输入输出ABCL000000110101011110011011110111110V0V0V输入端中只要有一个为+5V＋4.3V或逻辑真值表输入输出ABCL00000011010101111001101111011111输入输出ABCL000000110101011110011011110111110V5V5V二极管与门和或门电路的缺点：（1）电平偏移：在多个门串接使用时，会出现低电平偏离标准数值的情况。（2）负载能力差只用于IC内部电路三极管反相电路非逻辑符号及表达式2.3.3非门电路─三极管反相器当输入为逻辑0时:0

vcc1输入A输出L01非逻辑真值表当输入为逻辑1时:1

0输入A输出L0110非逻辑真值表2.3.4DTL复合门电路

VCC+(5V)

R

3kW

D1

D2

D3

A

B

C

1、DTL与非门电路

2、DTL或非门电路2.4TTL集成门电路

集成逻辑门电路是把门电路的所有元器件及连接导线制作在一块半导体硅片上，构成集成逻辑门。

若这种电路的输入级和输出级都采用半导体三极管，则称为三极管─三极管集成逻辑门电路（Transistor─Transistor─Logic），即TTL门电路。集成电路的特点：体积小，重量轻，功耗小，价格低，可靠性等。分类门/片元器件/片SSI(SmallScaleIntegratedcircuit)1～1210～100MSI(MediumScaleIntegratedcircuit)13～99100～999LSI(LargeScaleIntegratedcircuit)100～99991000～99999VLSI(VeryLargeScaleIntegratedcircuit)>10000>100000

集成电路根据一块芯片上所集成的门数多少或元件多少可分为小、中、大和超大规模集成电路。逻辑门和触发器是目前常用的SSI译码器、数据选择器、加法器、计数器、移位寄存器等组件是常用的MSI。常见的LSI、VLSI有只读存储器、随机存取存储器、微处理器、高速乘法累加器、通用和专用数字信号处理器等。集成逻辑门是最基本的数字集成电路，是组成数字逻辑的基础。常用的集成门电路，大多采用双列直插式封装（Dual-In-linePackage，缩写成DIP）。集成门电路外形图槽口1233467141312111098管脚编号集成芯片表面有一个缺口（引脚编号的参考标志），如果将芯片插在实验板上且缺口朝左边，则引脚的排列规律为：左下管脚为1引脚，其余以逆时针方向从小到大顺序排列。一般引脚数为：14、16、20等。槽口1233467141312111098管脚编号绝大多数情况下，电源从芯片左上角的引脚接入，地接右下引脚。一块芯片中可集成若干个（1、2、4、6等）同样功能但又各自独立的门电路，每个门电路则具有若干个（1、2、3等）输入端。输入端数有时称为扇入（Fan-in）数。(a)7404(六反相器)(b)7400(四2输入与非门)2.4.1TTL与非门的工作原理D4kΩR2R11.6kΩ1kΩR3130ΩR4ABC+VCC+5VuOuIT4T1T2T3Y一、组成输入级：T1,R1中间级：T2,R2,R3输出级：T3,T4,R4,D输入级中间级输出级是保护二极管，为防止输入电压过低而设置多发射极三极管T1作用:实现“与”的功能ABCbc+VCCABCbcABCT1bc输入级由多发射极三极管T1和基极电组R1组成，它实现了输入变量A、B、Ｃ的与运算。(1)输入级中间级（倒相级）是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号，以满足输出级的需要。(2)中间级输出级由T3、T4、D和R4组成，其中其中D、T3作为由T4组成的反相器的有源负载。T3与T4组成推拉式输出结构，具有较强的负载能力。(3)输出级二、工作原理D4kΩR2R11.6kΩ1kΩR3130ΩR4ABC+VCC+5VuOuIT4T1T2T3Y(1)当输入端ABC中至少有一个为低电平0.3V时低电平(0.3V)深饱和T1深度饱和，则0.3V1VuIT1T2T3T4uO高电平(3.6V)截止截止导通T4截止，T3导通3.6V3.6V二、工作原理D4kΩR2R11.6kΩ1kΩR3130ΩR4ABC+VCC+5VuOuIT4T1T2T3Y(2)当输入端ABC都为高电平3.6V时高电平(3.6V)倒置3.6V2.1VuIT1T2T3T4uO4.3V3.6V3.6V1.4V假设T1发射结度正向导通，则T1发射结反偏，集电结正偏，工作在倒置状态，即集电极和发射极颠倒使用，此时电流放大系数βi在0.02左右假设T2饱和导通，则1V二、工作原理D4kΩR2R11.6kΩ1kΩR3130ΩR4ABC+VCC+5VuOuIT4T1T2T3Y(2)当输入端ABC都为高电平3.6V时高电平(3.6V)倒置3.6V2.1VuIT1T2T3T4uO低电平(0.3V)饱和饱和截止4.3V3.6V3.6V1.4V1V故T2饱和的假设成立且T3和D截止对于T4的情况由于T3和D截止，故故T4深度饱和，输出为低电平(2)当输入端ABC都为高电平3.6V时(1)当输入端ABC中至少有一个为低电平0.3V时输出为高电平3.6V输出为低电平0.3V综上：故输入输出满足关系：该电路为TTL与非门电路(1)当采用多发射极三极管加快了存储电荷的消散过程。TTL与非门提高工作速度的原理(２)采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。自学2.4.2TTL与非门传输延迟时间tpd导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即

一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。2.4.3TTL与非门的电压传输特性及抗干扰能力1．电压传输特性曲线：Vo=f（Vi）特性曲线分为AB、BC、CD、DE四段：AB段：VI<0.6VVB1<1.3VT2、T4截止，而T3、D导通输出电压为高电平3.6V，基本不变BC段：VI＝0.6～1.3VT2已经开始导通，但VB2<1.3V，故T4截止，T2处于放大状态，R2上的电流随着VI的↑而线性↑，即R2上的压降随着VI的↑而线性↑，因此输出VO将随着VI的↑而线性↓CD段：1.3V<VI<1.4V，T4已经导通并迅速饱和，T3迅速截止，故VO迅速↓

，称CD段为转折段DE段：1.4V<VI，此时T2

、T4都饱和导通，故输出VO≈0.3V不变（1）输出高电平电压VOH——在正逻辑体制中代表逻辑“1”的输出电压。VOH的典型值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V。（2）输出低电平电压VOL——在正逻辑体制中代表逻辑“0”的输出电压。VOL的典型值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V。2．几个重要参数（3）关门电平电压VOFF——是指输出电压为VOH（min）时对应的输入电压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用VIL（max）表示。产品规定VIL（max）=0.8V。（4）开门电平电压VON——是指输出电压为VOL（max）时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用VIH（min）表示。产品规定VIH（min）=2V。（5）阈值电压Vth——电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。近似地：Vth≈（VOFF+VON）/2即Vi＜Vth，与非门关门，输出高电平；Vi＞Vth，与非门开门，输出低电平。Vth又常被形象化地称为门槛电压。Vth的值为1.3V～1.４V。低电平噪声容限

VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V高电平噪声容限

VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4VTTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。3．抗干扰能力2.4.4TTL与非门的输入输出特性和带负载能力1．输入特性：iI=f（Vi）3.6VIIS1.4VIIH(1)当输入低电平时，VI=0.3V时，T2截止，iI从T1流出，为负值。（称作输入短路电流）当VI＝0时，iI最大，此时2.4.4TTL与非门的输入输出特性和带负载能力1．输入特性：iI=f（Vi）3.6VIIS1.4VIIH(２)当输入高电平，VI＝3.6V时，T2和T4饱和导通，T1的基极电位被箝位在2.1V，此时T1处于倒置状态，晶体管放大倍数约为0.02（称作输入端漏电流）2．输入端负载特性：－－是指输入端外接电阻RI时，其压降VI和RI之间的关系(1)当RI较小时:VI<VT=1.4V时,相当输入低电平，所以输出为高电平。(2)当RI增大时:RIVI=VT

时，输入变高，输出变低电平。此时VI≡1.4V。RI/kΩVI/V1.4V开门电阻RON:RON一般为2kΩ

/2.5kΩ－－保证与非门输出为低电平，允许输入电阻RI的最小值。当RI≥RON时，相当输入高电平关门电阻ROFF:ROFF一般为0.7kΩ

/0.8kΩ－－保证与非门输出为高电平，允许输入电阻RI的最大值。当RI≤ROFF时，相当输入低电平注：当RON<

RI<ROFF时，不符合正常工作状态，一般不允许由输入端负载特性可知“与非门”多余输入端的处理方法有以下几种（目的是置“1”）：（1）接高电平VCC（2）和其他引脚接在一起（3）外接一大于RON的电阻（4）引脚悬空⑴输出低电平说明:⑴输出为低,灌电流负载。ILFT3T4RLVCCIL0VOL20mA0.4V⑵T4饱和,Rce4很小,故IL上升时,VOL上升很慢,基本呈线性关系。⑶当VOL＞VOLMAX＝0.4V后，低电平输出逻辑关系被破坏,故IL灌受限制，不能过大。把允许灌入输出端的电流定义为输出低电平电流IOL，产品规定IOL=16mA。3．TTL的输出特性：－－输出电压和负载电流之间的关系⑵输出高电平+5VFR4R5T3T4T5RLIL说明:⑴输出为高,拉电流负载。⑵IL较小时,T3处于饱和边缘，T4放大，二者构成的复合管具有一定的放大作用，输出电阻很小，故VO基本保持不变。⑶当IL＞5mA后,T3进入饱和区，VCE3＝VCES3保持不变，VO随IL上升而下降。IL0VO3.6V2.4V20mA5mAIR4⑷当VOH＜VOHMIN＝2.4V后,高电平输出逻辑关系被破坏,故IL拉受限制，不能过大。把允许拉出输出端的电流定义为输出高电平电流IOH。74系列最大为IOH（max）＝－0.4mA4.扇出系数

扇出系数:“1”“0”灌电流负载拉电流负载扇出系数就是一个门电路驱动同类型门电路的个数。也就是表示门电路的带负载能力。“0”“1”负载门驱动门0

VCC(5V)

Rb1

4kW

T1

IIL

T4

T3

Rc4

130W

D

当负载门的个数增加时，总的灌电流IIL将增加,引起输出低电平VOL的升高。

灌电流“1”“0”IILIOL

当负载门的个数增多时，必将引起输出高电平的降低。拉电流负载门驱动门1

VCC(5V)

Rb1

4kW

T1

IIH

T4

T3

Rc4

130W

D

“0”“1”IIHIOH一般，TTL的扇出系数=10，高的可达30-50例查得基本的TTL与非门7410的参数如下：IOL＝16mA，IIL＝－1.6mA，IOH＝0.4mA，IIH＝0.04mA.试计算其带同类门时的扇出系数。 (2)高电平输出时的扇出数若NOH≠NOH，则取较小的作为电路的扇出数。扇出系数计算举例解：(1)低电平输出时的扇出数自学2.5其他TTL集成门电路在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。但是普通的TTL门电路不能进行线与。2.5.1OC门一、引入目的专门生产了可以进行线与的门电路——集电极开路门，也称作OC门（OpenCollectorGate）。F10输出高电平时输出电阻小输出低电平时输出电阻小①低阻通路电流大，烧坏三极管②输出非0非1，破坏逻辑关系普通的TTL门输出电平不可调负载能力不强，尤其是高电平输出二、电路与符号4kΩR2R11.6kΩ1kΩR3ABC+VCC+5VuOuIT4T1T2YD130ΩR4T3ABC&F+VCC2RLOC门电路图国标符号集电极开路正常使用时，一般需外接上拉负载电阻三、OC门的应用(1)实现线与OC门线与图输出级连接图等效逻辑电路图实现与或非运算(2)用作驱动器在OC门的上拉负载电阻RL处用指示灯、继电器等替代，则可作为驱动器使用。+VCC&270Ω+5V右图所示为一OC门驱动发光二极管的电路。可以看出，当OC门输入有一为低电平时，发光二极管灭；当三个输入均为高电平时，输出为低电平，发光二极管亮。用来驱动继电器(2)用作驱动器用来驱动脉冲变压器用来驱动电容负载，构成锯齿波发生器脉冲变压器与普通变压器的工作原理相同，只是脉冲变压器可工作在更高的频率上。(3)用作电平转换当改变OC门上拉负载电阻上的电源VCC2为10V时，输入输出端逻辑0对应的低电平保持0.3V不变，而逻辑1对应的高电平由输入端的3.6V变为输出端的10V，高电平对应电压有所转移。通过此电平转换的功能可以调节输出高电平使其满足下一级电路对高电平的要求。+VCC2&RL+10V+VCC+5V输入端：逻辑1──3.6V逻辑0──0.3V输出端：逻辑1──10V逻辑0──0.3V(4)实现多路信号在总线上的分时传输(4)上拉电阻的计算（确定）图中：n━━上级OC门的个数p━━负载OC门输入端的个数m━━负载OC门的个数IOHIOHIIHIIHIIHIRL当OC门的输出为高电平时(含义)：

IOH━━OC门的截止漏电流若负载RL的阻值变大，会使得输出高电平电位降低，若RL无限制增大，可能使输出高电平降低到VOH(min)以下，破坏了正常的逻辑关系，因此，应有：

自学IOLIISIISIRL当OC门的输出为低电平时：

若负载RL的阻值变小，会使得输出低电平电位抬高，若RL无限制减小，可能使输出低电平抬高到VOL(max)以上，破坏了正常的逻辑关系，因此，应有：

考虑最不利的情况，假设只有一个OC门（Y1）处于导通状态，其他截止

注意：m为负载门的个数，非负载门输入端个数

则：

自学综上，可知上拉负载电阻应满足关系：例：下图电路中各参数已列写出，求上拉电阻大小IOH=200μA;IOL=16mAIIS=1mA;IIH=40μAVCC=5V;VOH(min)=3V;VOL(max)=0.4VRL(max)=(VCC-VOH)/(2IOH+9IIH) =(5-3)/(2×0.2+9×0.04) =2.63(kΩ)RL(min)=(VCC-VOL)/(IOL-3IIS) =(5-0.4)/(16-3×1) =0.35(kΩ)可以取RL=1kΩ自学2.5.2TSL门（三态门）

通常数字逻辑是二值的，即仅0，1值，其所对应电路的输出电平是高、低两种状态。在实际电路中，还有一种输出既非高电平又非低电平的状态，被称之为第三状态。于是数字电路的输出就有：0、1和Z（高阻）的三种状态。这种电路称三态逻辑电路或称三态门电路，有时也记作TSL门（ThreeStateLogicgate）。一、电路结构称为控制端、使能端(1)当E＝“0”

“0”导通1V1V截止截止截止高阻电路输出为：Y=Z(高阻态或悬浮状态，也叫禁止状态)二、工作原理在禁止状态下，三态门与负载之间无信号联系，对负载不产生任何逻辑功能，所以禁止状态不是逻辑状态。由于三极管T3和T4同时截止，输出端相当于悬空或开路。(2)当E＝“1”“1”截止电路具备逻辑功能：红色二极管截止，相当于开路，不起任何作用。这种状态是三态门的工作状态，也叫选通状态。这时三态门和普通与非门一样，完成与非功能。三、符号及功能表功能表使能端高电平起作用&ENABEY功能表使能端低电平起作用&ENABEY四、三态门的应用(1)总线连接分时控制各个门的CS端，就可以让各个门的输出信号分别进入总线。注意：同一时刻，只允许一个门进入总线。其他门必须保持为高阻状态010××(2)实现数据的双向传输右图所示电路为两个三态门组成的电路，门1为低电平使能，门2为高电平