DSP芯片的原理与开发应用

第一章：DSP定义：是指利用计算机，微处理器或专用处理设备，以数字形式对信号进行的采集，交换，铝箔，估值，增强，压缩，识别等处理。DSP实现的方法：1，在通用的计算机上用软件实现；2,在通用的计算机系统上加上专用的加速处理机实现；3,用通用的单片机实现;4,用通用的可编程DSP新拍实现；5,用专用的DSP芯片实现。DAP系统的构成:平滑滤波DSP系统的设计:破作通试分开，可以同时访问指令和

环及跳转的硬件支持；5,快DSP芯片的优点DAP系统的构成:平滑滤波DSP系统的设计:破作通试分开，可以同时访问指令和

环及跳转的硬件支持；5,快DSP芯片的优点：1，在一个指令周期内一般至少可以完成一次乘法和一次加法；2,程序空间和数据空间分开，可以同时访问指令和数据；3,片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问；4，，具有低开销速的中断处理和硬件I/O支持；6,具有在单调周期内操作的多个硬件地址生产器；；7,可以并行执行使取值，译码和执行等操作可以并行执行。 '点或无开销循环个操作,；8,支持流水线操作，系抚;M试湖谓试DSP芯片的特点：1，哈佛结构；2,流水线操作；3,专用的硬件乘法器；4,高效的DSP指令；5,快速的指令周期。5,DSP芯片运算速度衡量标准：1，指令周期；2,MAC时间；3，FFT执行时间；4,MIPS；5,MOPS；6,MFLOPS；7，BOPS第二章DSP芯片的基本结构大致可以分为CPU、总线、存储器以及集成外设与专用硬件电路等部分。CPU主要包括算术逻辑单元（ALU）、累加器（ACC）、乘累加单元（MAC）、移位寄存器和寻址单元等。存储器包括片内ROM、Flash、单访问RAM（SARAM）、双方文RAM（DARAM）。集成外设与专用硬件电路包括片内各种类型的串行接口、主机接口、定时器、时钟发生器、锁相环以及各种控制电路。总线在CPU与存储器、集成外设和专用硬件电路等部分之间传送指令和数据，起到桥梁的作用。（MS320系列）中央处理单元DSP芯片的CPU主要由以下几个部分组分一般包括：累加器ACC、桶形位移寄存器、乘累加单元（MAC）哈佛结构：主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。与两个存储器相对应的是系统中设置了程序总线和数据总线两条总线，从而使数据得吞吐率提高了一倍。（加图）哈佛结构的改进（TMS320DSP芯片在基本哈佛结构的基础上做了改进）2.指令存储在高速缓冲中，当执行此指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。流水线操作原理：将指令分为几个子操作，不同子操作由不同的单元完成，每隔一个时钟周期，每个单元就可以进入一条新指令。因此在同一个时钟周期内，在不同的单元可以处理多条指令，相当于并行执行了多条指令。TMS320C54x采用6级流水线TMS320C55x系列DSP芯片中，数据空间的前96个地址单元内（0000h-005Fh）包含有CPU的映射寄存区。在程序空间的前192个地址单元内（0000h~00BFh）也有相对应的一个块，建议不要将代码写入这些地址中。TMS320C5000系列DSP芯片目前包括了TMS320C54x和TMS320C55x两大类。这两类芯片完全兼容，所不同的是TMS320C55x具有更低的功耗和更高的性能。TMS320C54x的主要特点包括：（1）运算速度快。运算速度为30—532MIPS。（2）优化的CPU结构。内部有一个40位的算术逻辑单元，两个40位的累加器，两个40位的加法器，一个17*17的乘法器和一个40位的桶形移位器。（3）低功耗方式。TMS320C54xDSP核可以在3.3V、2.5V、1.8V甚至1.2V的低电压下工作，三个低功耗方式（IDLE1、IDLE2和IDLE3）可以节省DSP的功耗。（4）智能外设。除了标准的串行口和时分复用（TDM）串行口外，还提供了自动缓冲串行口BSP、多通道缓冲串行口McBSP和与外部处理器通信的HPI接口。第三章DSP芯片包括定点芯片和浮点芯片两大类，其中定点芯片的操作数一般是整型数，而浮点芯片的操作数可以是整型数，也可以是小数。在定点DSP芯片中，采用定点数进行数值运算，其操作数一般采用整型数来表示。一个整型数的最大表示范围取决于DSP芯片所给定的字长，一般为16位或24位。字长越长，所能表示的数的范围越大，精度也越高。数的定标：就DSP芯片而言，参与数值元算的数就是16位的整型数。但在许多情况下，数学运算过程中的数不一定都是整数。通过由程序员来确定一个数的“小数点”处于16位中的哪一位，进而让定点DSP芯片处理小数，这就是数的定标。数的定标通常有Q表示法和S表示法两种。第六章：DSP芯片一般都具有64K字的程序空间，64K字的数据空间和64K字的I/O空间。程序存储器主要用于存储程序指令。DSP芯片一般具有两种工作模式：微计算机模式和微处理器模式。工作模式由PMST寄存器中的MP/MC位决定，若MP/Me=0，DSP芯片工作于微计算机模式（片内ROM映射到程序空间），若MP/~MC=1，DSP芯片工作于微处理器模式（片内ROM被禁止）。DSP数据空间的前60h个地址单元内，包含有CPU和片内外设的映射寄存器。DSP芯片的程序代码一般采用模块化结构存储。模块化结构的特点是结构清晰，便于程序代码的管理、分配与移植。采用COFF目标文件格式，有利于模块化编程，并且为管理程序代码和系统存储空间提供灵活的方法。基于COFF格式编写汇编程序或C程序是，不必为程序代码或变量指定目标地址，这为程序编写、程序移植、程序升级提供了极大的方便。COFF目标文件应包含三个默认的块：.text块通常包含可执行代码 .data块通常包含已初始化的变量；.bss块通常为未初始化的变量保留空间。第七章：C54x的指令集包含了4中基本类型的操作：（1）算术指令，包括加法、减法、乘法、乘累加、乘累减、32位操作数运算指令以及其他一些专用指令。（2）逻辑指令，包括与、或、异或、移位和测试指令等。（3）程序控制指令，包括跳转、调用、中断、返回、重复等程序控制指令。（4）装载和存储指令。包括装载、存储以及并行装载和存储的指令等。DADD（P149）FIRS（P154）语法：FIRSXmem，Ymen，pmad说明：该指令实现一个对称的有限冲激响应（FIR）滤波器。首先累加器A的高端（32-16位）和由pmad寻址得到的Pmem相乘，乘法结果与累加器B相加并存放在累加器B中。同时，Xmem和Ymem相加后的结果左移16位放入累加器A中。在下一个循环，pmad加1。一旦循环流水线启动，指令成为单周期指令。指令受OVM,FRCT和SXM状太标志位的影响，执行结果影响C，OVA和OVB。LD||MAC[R]（P157）语法：LDXmem，dst||MAC[R]Ymem[,dst_]说明：并行指令。将Xmem左移16位放入dst高端（31-16位）：同时Ymen与T寄存器内容相乘，乘积与dst_内容相加后存入dst_。如果使用了R后缀，则还需进行舍入操作，此时乘累加结果与2的15次方相加，然后将低16位清零后的值存入dst_中。指令受OVM，FRCT和SXM状态标志位的影响，执行结果影响OVdst_。LD||MAS[R]（P158）TMS320C5000提供了7中基本的数据寻址方式：立即数寻址、绝对地址寻址、累加器寻址、直接寻址、间接寻址、存储区映射寄存器寻址、堆栈寻址。第九章：中断是处理器的CPU和外部设备进行输入/输出的有效方法。引起中断的原因，以及发出中断申请的来源，称为中断源。根据中断源的性质不同，DSP芯片的中断可以分为软中断和硬中断。根据能否被屏蔽，可以将中断分为三种类型，即复位（RESET）中断，不可屏蔽中断和可屏蔽中断。当CPU检测到有效的中断源信号后，CPU会自动停止当前指令的执行，转而去处理和该中断源相关的任务---中断服务程序（ISR），这个过程称为中断响应。C54xDSP芯片片内定时器是一个软件可编程的计数器，它包括以下3个存储器映射寄存器，长度都是16位。•定时寄存器（TIM）：位于数据空间的0024h单元。其中数据进行自减操作。•定时器周期寄存器（PRD）：位于数据空间的0025h单元。每次复位或TINT中断时将内容装入TIM寄存器。•定时控制寄存器（TCR）：位于数据空间的0026h单元，包含了定时器的控制位和状态位。通过设定定时周期寄存器、定时控制寄存器中的值可以改变定时间隔。定时器工作原理：定时器分为主定时模块和预定标模块。主定时模块包括PRD和TIM,由预定标模块定时；预定标模块包括TCR中的TDDR和PSC比特，由CPU时钟定时。在主定时模块中，对应于预定标模块的每个输出时钟，TIM值减1,当TIM减到0后，TIM内载入PRD的值。当设备复位或定时器单独复位时，PRD的内容也被载入TIM。主定时模块的定时器中断信号输出被送往CPU以及定时器的输出引脚TOUT。预定标模块中的TDDR和PSC均位于寄存器TCR中，每来一个CPU时钟，PSC值减1。与主定时模块一样，重置PSC值得时刻在PSC减到0、设备复位或者定时器单独复位时，此时TDDR的内容复制到［SC中。例9.6C54xDSP芯片的工作时钟为100MHz，要求生产一个100us的定时中断，利用这个固定时间周期进行外部信号检测和处理。此时分频比为10000，因此可以分别对TDDR和PRD赋值为3和2499。例程中没有给出中断服务程序代码。TIMER_ini:STM#10h,TCR;停止定时器NOPSTM#2499,PRD;对PRD赋值ORM#23h,TCR;对TDDR赋值，重置定时器NOPNOPANDM#0ffefh,TCR;启动定时器TMS320C54x最初有三种类型的串行口：标准同步串行口、缓冲串行口和时分复用串行口。目前串行口主要以多通道缓冲串行口的实现形式为主。主机接口（HPI）