数电06时序逻辑电路

第六章时序逻辑电路重点：时序逻辑电路的分析方法、计数器、移位寄存器难点：时序逻辑电路的设计方法1精选ppt§6.1时序逻辑电路概述一、时序逻辑电路

1、时序逻辑电路—任一时刻电路的输出状态不仅取决于该时刻的输入信号，而且与输入信号作用前电路的历史状态有关。

2、时序逻辑电路结构

由组合逻辑电路和存储电路两部分组成。

2精选ppt3、时序逻辑电路的分类按各存储单元是否同步工作分类同步时序逻辑电路异步时序逻辑电路按功能分类寄存器计数器按输出分类米利型穆尔型3精选ppt二、时序逻辑电路逻辑功能的表示方法D0D1&&&≥1CPA1DC11DC1FF0FF1Q0Q0Q1Q1Y11、逻辑方程组

（1）输出方程组

（2）激励方程组

（3）状态方程组

4精选ppt010111100011011101100001010110100010001100000000YA01(b)/000(a)/111(d)11(d)/000(a)/110(c)01(b)/000(a)/101(b)10(c)/000(a)/000(a)A=1A=02、状态表

以表格的形式反映时序电路的次态、输入信号和现态之间对应的逻辑关系。5精选ppt3、状态图

以几何图形的形式反映时序逻辑电路状态转换规律及相应的输入、输出取值情况。00(a)01(b)10(c)11(d)Q1Q0A/Y0/10/01/00/11/01/01/00/101(b)/000(a)/111(d)11(d)/000(a)/110(c)01(b)/000(a)/101(b)10(c)/000(a)/000(a)A=1A=06精选pptCPAQ0Q1Y4、时序图

以波形图形式反映时序电路输入信号，输出信号，电路状态等取值在时间上的对应逻辑关系。7精选ppt§6.2同步时序逻辑电路的分析

1、根据给定的逻辑电路图，写出电路的输出方程组。

2、根据逻辑电路图，写出存储电路每个触发器的激励方程（驱动方程）。3、将激励方程代入各个触发器的特性方程中，得到每个触发器的状态方程。

4、由三个方程组（激励、状态、输出方程组）列出电路的状态表、画出状态图或时序图。5、确定电路的逻辑功能，用文字描述电路的逻辑功能。

8精选ppt例1分析同步时序电路的逻辑功能。（1）输出方程组

（2）激励方程组

（3）状态方程组

9精选ppt00/111/01111/010/01010/001/00101/000/000A=1A=0状态表

00011110Q1Q0A/Y1/00/01/01/00/01/10/00/0状态图

10精选ppt时序图

逻辑功能分析

由信号A控制的可控二进制计数器，CP为计数脉冲。11精选ppt例2分析同步时序逻辑电路。12精选ppt时序图

13精选ppt例3分析同步时序逻辑电路。14精选ppt15精选ppt例4:分析下列时序电路的逻辑功能.输出方程：Z=XQ0Q1驱动方程：J0=XQ1，K0=XJ1=X，K1=X+Q0状态方程：Q0=XQ1Q0+XQ0=X(Q0+Q1)Q1=XQ1+X+Q0Q1=X(Q0+Q1)n+1n+1nnnnnnnnnnJK触发器的特性方程：Qn+1=JQn+KQn1J1KC1QQF01J1KC1QQF1CP&1&&ZX16精选ppt状态表XQ1Q0Q1Q0Z000000001000010000011000100100101110110010111111nnn+1n+1状态图001001110/00/00/00/01/01/01/01/1Q1Q0X/Z功能:1111序列检测器输出方程：Z=XQ0Q1状态方程：Q0=XQ1Q0+XQ0=X(Q0+Q1)Q1=XQ1+X+Q0Q1=X(Q0+Q1)n+1n+1nnnnnnnnnn17精选ppt设计要求原始状态图最简状态图画电路图检查电路能否自启动1246时序逻辑电路的设计步骤：选触发器，求时钟、输出、状态、驱动方程5状态分配3化简§6.3同步时序逻辑电路的设计18精选ppt例1用D触发器设计一个8421BCD码同步十进制计数器。000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次态（激励信号）现态计数脉冲CP（1）列出状态表19精选ppt（2）确定激励方程组20精选ppt（3）画出逻辑图，检查自启动能力21精选ppt（3）画出逻辑图，检查自启动能力22精选ppt例2设计110序列编码检查器。输入信号为110时输出为1，否则为0。（1）建立原始状态图，列出原始状态表23精选ppt原始状态表（2）状态化简简化状态表24精选ppt（3）状态分配（4）选择触发器类型JK触发器激励表25精选ppt（5）确定激励方程组和输出方程组状态转换真值表及激励信号26精选ppt激励信号及输出信号的卡诺图激励方程组和输出方程组27精选ppt（6）画出逻辑图，检查自启动能力电路进入无效状态10后，（1）A=0，次态为00，Y=1，出错，修正Y=Q1Q0A；（2）A=1，次态为11，Y=028精选ppt例3根据给定原始状态图，用D触发器设计逻辑电路。29精选ppt（1）列原始状态表30精选ppt（2）状态化简31精选ppt化简后的状态图32精选ppt（3）状态分配33精选ppt（4）确定激励方程组和输出方程组34精选ppt35精选ppt（5）画出逻辑图，检查自启动能力36精选ppt37精选ppt例：设计一个模可变带进位输出端的同步加法计数器。当控制信号X＝0时为三进制加法计数器；X＝1时为四进制加法计数器。解：1.求原始状态图输入控制端：X输出端：Z1（三进制计数器的进位输出端）Z2（四进制计数器的进位输出端）X/Z1Z2☓/00

☓/000/101/001/012.选择触发器类型，求驱动方程和输出方程。触发器类型：D个数：2根据D触发器的激励表与原始状态图，作状态表。设计举例0001101138精选pptXQ1Q000011110011×100100D10输入X现态Q1n

Q0n驱动信号D1

D0次态

Q1n+1Q0n+1000111101011000011001000000输出Z1

Z2000001从卡诺图看出，约束项均未使用，按“0”处理填入表中，得到全状态表。011000000输出方程：状态转换表全00111000110000110001010110011设计举例XQ1Q000011110010×000111D039精选ppt3.画逻辑图设计举例40精选ppt4.画全状态图电路是一个能自启动且满足带进位输出端、模可变的计数器。设计举例X/Z1Z20输入X现态Q1n

Q0n驱动信号D1

D0次态

Q1n+1Q0n+1000111101011000011001000000输出Z1

Z2000001011000000状态转换表全00111000110000110001010110011☓/00

☓/000/101/001/01000110110/0041精选ppt同步时序电路有统一的时钟信号，在时钟脉冲作用下电路中所有触发器状态同时改变。异步时序电路没有统一的时钟信号。通过讨论异步时序电路的分析，进一步加深对异步时序电路的理解。脉冲异步时序电路：输入信号是脉冲信号电平异步时序电路：输入信号是电平主要介绍异步时序电路的分析分类§6.4异步时序逻辑电路的分析42精选ppt（1）列各逻辑方程组触发时钟方程输出方程激励方程状态方程43精选ppt（2）列状态表（3）画状态图和时序图（4）逻辑功能分析异步二进制减计数器44精选ppt寄存器移位寄存器基本移位寄存器双向移位寄存器用来存放数据一、寄存器§6.5典型时序逻辑集成电路45精选ppt一、寄存器8位CMOS集成寄存器74HC/HCT37446精选ppt集成寄存器74HC/HCT374芯片引脚图47精选ppt二、移位寄存器不仅能寄存数码，还有移位的功能。

所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。实现数据的串行/并行或并行/串行的转换、数值运算以及其他数据处理功能。按移位方式分类基本移位寄存器双向移位寄存器48精选ppt（1）基本移位寄存器D触发器构成的4位移位寄存器状态表49精选ppt1工作原理高位到低位2341移位脉冲50精选ppt5674移位脉冲输出输入四个移位脉冲，1101由高位至低位依次从Q3端输出。串行输出方式51精选ppt移位寄存器波形图52精选ppt2典型集成电路8位集成移位寄存器74HC/HCT164164引脚图53精选ppt功能（2）多功能双向移位寄存器左移（数据从高位移向低位）右移（数据从低位移向高位）数据保持并行输入与输出54精选ppt多功能双向移位寄存器的一种设计方案S1、S0为控制信号，S1S0

=00，保持；S1S0=01，右移；S1S0=10，左移；S1S0=11，并行输入。1工作原理55精选ppt2典型集成电路4位双向移位寄存器74HC/HCT194的内部逻辑图4选1数据选择器56精选ppt4位双向移位寄存器74HC/HCT194功能表74HC/HCT194逻辑图引脚图57精选ppt2片74HC/HCT194扩展成8位多功能双向移位寄存器CPMRS1S0DI0DI3DI4DI7Q0Q3Q4Q7DSRDSL58精选ppt计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)

二进制计数器十进制计数器

N

进制计数器(按计数制/模)二、计数器59精选ppt（1）二进制计数器

按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。1.异步二进制计数器异步计数器：计数脉冲CP不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。60精选ppt二进制数Q2Q1Q0

000010012010301141005101611071118000脉冲数(C)二进制加法计数器状态表从状态表可看出：最低位触发器来一个脉冲就翻转一次，每个触发器由1变为0时，要产生进位信号,这个进位信号应使相邻的高位触发器翻转。61精选ppt4位异步二进制计数器逻辑图4位异步二进制计数器时序图波纹计数器TCP>>Ntpd典型集成电路：74HC/HCT3932分频4分频8分频16分频62精选ppt2.同步二进制计数器异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。63精选ppt二进制数Q2Q1Q0

000010012010301141005101611071118000脉冲数(C)二进制加法计数器状态表

从状态表可看出：最低位触发器F0每来一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。1、工作原理64精选ppt用T触发器来实现：4位同步二进制计数器逻辑图65精选ppt4位同步二进制计数器时序图66精选ppt2、典型集成计数器74LVC1612选1数据选择器CR67精选ppt74LVC161功能表68精选ppt74LVC161时序图69精选ppt例6.5.1试用74LVC161构成模216的同步二进制计数器。70精选ppt（2）非二进制计数器1