实验五数字下变频器

第十讲实验五：数字下变频器的设计实现龚玉萍讲师理工大学通信工程学院无线通信系通信对抗教研室现代电子系统设计1实验目的与实验要求实验目的理解数字下变频器的基本原理掌握数字下变频器的设计方法学习如何用Matlab辅助完成FPGA设计实验要求根据给定的数字下变频器性能指标要求，利用Matlab辅助完成各功能模块的参数设计完成数字下变频器的FPGA设计，进行时序仿真，并对结果进行分析2实验背景知识相关先修课程数字信号处理软件无线电实验涉及到的相关基本原理数字下变频器多速率信号处理CIC抽取滤波器FIR滤波器3本讲主要内容一、数字下变频器的基本原理三、数字下变频器的FPGA实现四、扩展实验二、数字下变频器的Matlab设计4一、数字下变频器的基本原理1、数字变频与软件无线电数字变频是实现软件无线电的核心技术之一。模拟变频VS.数字变频模拟变频：混频器具有非线性；模拟本振的频率稳定度、相位噪声、温度漂移、转换速率等性能指标较差。数字变频：载频与数字滤波器系数具有可编程性；数字混频不存在非线性失真；数字滤波频响特性好。思考：软件无线电可采用哪几种类型的数字化方式？从工程实现角度出发，现阶段那种方式比较合适？5一、数字下变频器的基本原理2、数字下变频组成数字下变频器（DigitalDown-ConvertersDDC）由数字混频器、数字频率合成器和低通滤波器三部分组成。x(t)LPFLPFx(n)A/D6一、数字下变频器的基本原理3、数字下变频功能进行频谱搬移降低采样速率通过抽取将高速采样信号降低为低速基带采样信号。x(t)LPFLPFx(n)A/D7一、数字下变频器的基本原理4、如何设计数字下变频器中的低通滤波器？单级实现采样速率高、过渡带宽窄导致滤波器阶数巨大，工程上难以实现。多级实现

分级抽取，每一级设计不同的过渡带宽，可有效减小各级所需滤波器的阶数。进一步改进措施

采用积分梳状（CascadedIntegrator-Comb

CIC）滤波器，降低对计算量的要求。带来的问题通带内的衰减，由CIC补偿滤波器对幅频相应进行补偿。8一、数字下变频器的基本原理4、如何设计数字下变频器中的低通滤波器？X(n)CIC补偿FIRFIRCICFIRADX(t)补偿FIR9二、数字下变频器的Matlba设计1、UHF波段战术电台数字下变频器设计指标设计内容指标要求中频频率21.4MHzAD采样速率57.6MHz（14比特）信号带宽160kHz基带采样速率720kHz通带波动小于0.1dB阻带截止频率100kHz阻带衰减-60dBCIC滤波器混叠抑制-80dB10二、数字下变频器的Matlba设计2、设计步骤步骤一：确定数字频率合成器输出频率fc=21.4MHz步骤二：确定总抽取率DD=57.6MHz／720kHz=80步骤三：确定各级滤波器设计参数CIC滤波器：抽取率、级数补偿滤波器和FIR滤波器：抽取率、阶数及系数11二、数字下变频器的Matlba设计3、CIC抽取滤波器设计抽取对数字频谱的影响分析 频谱扩展+频谱叠加

要求频域中只含有小于π/D的频率分量12二、数字下变频器的Matlba设计3、CIC抽取滤波器设计CIC滤波器幅频响应(D=8N=5)CIC滤波器幅频响应衰减值：最大混叠出现在什么位置？fBfS/D-

fB133、CIC抽取滤波器设计抽取率D1

级数N二、数字下变频器的Matlba设计阻带衰减指标满足抗混叠要求D=20D=40N=4-90.444dB-64.5dBN=5-113.0555dB-80.6261dB14二、数字下变频器的Matlba设计3、CIC抽取滤波器设计hcic=mfilt.cicdecim(R,M,N,IWL,OWL);参数取值意义R40CIC滤波器抽取率M1微分延迟值N5CIC滤波器级数IWL14输入字长OWL18输出字长15二、数字下变频器的Matlba设计3、CIC抽取滤波器设计CIC滤波器幅频响应(D=40N=5)fs/2=28.8MHzfs/D=1.44MHz164、CIC补偿滤波器设计补偿CIC滤波器通带内的衰减完成D2=2的抽取d=fdesign.decimator(D,'ciccomp',M,Nsecs,Fpass,Fstop,Apass,Astop,Fs_in);参数取值意义Fpass80kHz通带截止频率Fstop640kHz阻带截止频率Apass0.01通带截止频率处衰减值Astop60阻带截止频率处衰减值Fs_in1.44MHz滤波器输入采样速率二、数字下变频器的Matlba设计174、CIC补偿滤波器设计补偿效果图二、数字下变频器的Matlba设计184、CIC补偿滤波器设计2级滤波器级联后的幅频响应特性二、数字下变频器的Matlba设计195、FIR滤波器设计通带波纹指标：小于0.1dB阻带衰减指标：-60dBd=fdesign.decimator(1,'lowpass','N,Fp,Fst',N,Fpass,Fstop,Fs_fir);参数取值意义N140滤波器阶数-1Fpass80kHz通带截止频率Fstop100kHz阻带截止频率Fs_in720kHz滤波器输入采样速率二、数字下变频器的Matlba设计203级滤波器级联后的幅频响应特性二、数字下变频器的Matlba设计21二、数字下变频器的Matlba设计22二、数字下变频器的Matlba设计实验设计指标设计内容指标要求中频频率21.4MHzAD采样速率57.6MHz（14比特）信号带宽200kHz基带采样速率900kHz通带波动小于0.3dB阻带截止频率120kHz阻带衰减-60dBCIC滤波器混叠抑制-60dB你感兴趣的数字下变频器设计23本讲主要内容一、数字下变频器的基本原理三、数字下变频器的FPGA实现四、扩展实验二、数字下变频器的Matlab设计24三、数字下变频器的FPGA实现1、Top-down的功能模块划分顶层控制模块数字下变频模块时钟产生模块DDS模块数字混频模块接口模块CIC滤波模块补偿滤波模块FIR滤波模块252、实现数字下变频器可使用的IP核（xilinx）数字混频器----乘法器IP数字控制振荡器----DDSIPCIC滤波器---CICFILTERIP补偿滤波器与FIR滤波器---MACFIRIP时钟产生---DCM三、数字下变频器的FPGA实现思考：IP核使用的要点有哪些？26数字混频器----乘法器IP端口数据类型：有符号、无符号输入/输出数据位宽三、数字下变频器的FPGA实现27数字混频器----乘法器IP端口数据类型：有符号、无符号输入/输出数据位宽三、数字下变频器的FPGA实现28三、数字下变频器的FPGA实现数字控制振荡器----DDSIPDDSclockrate：DDS输出数据时钟数率SFDR：对DDS输出产生的带外噪声的要求FrequencyResolution：频率分辨率设置为10Hz，则DDS的最低分辨率可调至10Hz数量级OutputFrequency：输出频率fc（可固定或周期性变化）29三、数字下变频器的FPGA实现数字控制振荡器----DDSIP30三、数字下变频器的FPGA实现数字控制振荡器----DDSIP31三、数字下变频器的FPGA实现数字控制振荡器----DDSIP32三、数字下变频器的FPGA实现CIC滤波器---CICFILTERIP输入数据位宽CIC滤波器级数差分延迟抽取/内插因子33三、数字下变频器的FPGA实现补偿滤波器与FIR滤波器---MACFIRIP滤波器类型：单速率、内插、抽取滤波器设置：内插次数、抽取次数、多通道数量系数设置：系数位宽、系数类型（有符号、无符号）时钟设置：系统时钟及数据输入速率34三、数字下变频器的FPGA实现补偿滤波器与FIR滤波器---MACFIRIP系数设置35三、数字下变频器的FPGA实现补偿滤波器与FIR滤波器---MACFIRIP时钟设置363、实现时需要注意的细节系统工作时钟速率的选择必要条件：满足信号输入速率对计算的要求时钟速度对系统性能的影响思考：如何优化？三、数字下变频器的FPGA实现共同决定了需要用实现FIR滤波器所需的资源。373、实现时需要注意的细节严格考虑溢出问题CIC抽取滤波器内部字长：Bmax=[N*log2(D*M)+Bin-1]在我们的设计参数下，Bmax=Bin+15三、数字下变频器的FPGA实现383、实现时需要注意的细节数据位宽的确定与数据截取三、数字下变频器的FPGA实现CIC补偿FIRFIRAD141428436285注意：输出位宽=输入位宽+系数位宽+log2（滤波器阶数）-1FIR滤波器系数位宽为16比特393、实现时需要注意的细节数据位宽的确定与数据截取三、数字下变频器的FPGA实现CIC补偿FIRFIRAD141416436285403、实现时需要注意的细节数据位宽的确定与数据截取三、数字下变频器的FPGA实现CIC补偿FIRFIRAD141416315073413、实现时需要注意的细节数据位宽的确定与数据截取三、数字下变频器的FPGA实现CIC补偿FIRFIRAD141416185073注意：MACFIRIP核的输入数据位宽最大为18比特423、实现时需要注意的细节数据位宽的确定与数据截取三、数字下变频器的FPGA实现CIC补偿FIRFIRAD141416183760433、实现时需要注意的细节数据位宽的确定与数据截取三、数字下变频器的FPGA实现CIC补偿FIRFIRAD141416181860443、实现时需要注意的细节数据位宽的确定与数据截取三、数字下变频器的FPGA实现CIC补偿FIRFIRAD141416181841453、实现时需要注意的细节数据位宽的确定与数据截取三、数字下变频器的FPGA实现CIC补偿FIRFIRAD141416181841注意：FIR滤波器输出数据的截取：max(output)=max(input)*sum(abs(coef))46实验目的与实验要求实验目的理解数字下变频器的基本原理掌握数字下变频器的设计方法学习如何用Matlab辅助完成FPGA设计实验要求根据给定的数字下变频器性能指标要求，利用Matlab辅助完成各功能模块的参数设计完成数字下变频器的