1、计数、译码、显示电路的设计

实验四计数、译码、显示电路的设计实验目的掌握中规模集成计数器(74LS160、74LS161)的使用及功能测试方法。掌握用中规模集成计数器构成N进制计数器。知识要点概述：计数器是一个用以实现计数功能的时序部件。它不仅可用来计脉冲数，还常用作数字系统的定时，分频和数字运算的逻辑功能。计数器种类很多。按材料来分有TTL型及CMOS型，按工作方式来分有同步计数器和异步计数器。根据计数制的不同分为二进制计数器、十进制计数器和N进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程功能计数器等等。TTL型四位二进制同步计数器74LS160功能介绍本次实验选用TTL型四位二进制同步计数器74LS160。它的主要功能有：(a)(b)(c)(d)异步清除：当CLR’=0,LD’=1时Q0Q(a)(b)(c)(d)同步预置：当LD'=0,CLR'=1时在CP上升沿作用下，QQQQ=DDDD。0123 0123o计数：CLR’=1,LD’='1当使能端ETp=ETt=1时，对CP脉冲实现同步计数。锁存：当使能端ETp=0或ETt=0时，计数器禁止计数，为保持状态。74LS161的功能表详见表2—27所示。表2—27 74LS160功能表状态输入输出功能、\CLR'LD'ETETCPDDDDQQ-QQ一清零01XXXXXXX0000置数10XXfD3DD 1—D 0 D3DD 1 D 0 计数1111fXXXX计数保持110XXXXXX保持11X0XXXXX(3)74LS161构成N进制计数器的方法：采用复位法或置位法通过在片外添加适当反馈逻辑即可实现任意模(M)计数器。本实验以模10计数器为例说明之：(a)复位法：利用清除端构成。即当计数计到M时，例如M=10则Q3Q2Q]Q0=1010(十进制10)时通过反馈逻辑使CLR'=0,强制计数器清零。该电路由于1010状态只是瞬间，工作不太可靠，因此很少采用。(b)置位法：利用预置端构成。把计数器输入端D0D1D2D3全部接地。当计数器计到M-1时，例如1001(十进制9时)通过反馈逻辑使LD’=0,则'当第十个CP到来时，计数器输出端为。&。2。3=0000。这样可以克服利用清除端构成的计数器的缺点。3「实验内容及要求在实际应用中，往往需要多片计数器构成多位计数状态即计数器的级联方法。级联可分为串行进位和并行进位两种。串行进位的级联电路其缺点是速度较慢。并行进位(也称超前进位)后者比前者的速度大大提高。下面是分别用复位法、置数法实现60进制计数器

芯AZvccRCOQAQBQCQDEMTLWD;coAmBCDT^-\L异步清零法实现S计数器芯AZvccRCOQAQBQCQDEMTLWD;coAmBCDT^-\L用两块74LS160设计一个60进制计数器，数码显用两块74LS160设计一个60进制计数器，数码显示(00~59)。要求画出电路图、分析原理及写出测试结果(2设计任意进制计数器：要求设t+学号”进制计数器。要求画出电路图、分析原理及写出测试结果(状态转换图或测试表格)。实验器材电子技术实验装置TTL集成同步计数器74LS160两块及74LS20与非门一块。实验报告要求总结集成同步计数器74LS160的使用