微机原理第三版第二章

第二章微处理器及总线微处理器概述8088微处理器的特点、引线及结构；总线的一般概念；*80386微处理器的特点及结构；*Pentium4微处理器中的新技术。2.1 微处理器概述程序的执行过程

微处理器的基本组成x86CPU的类别1、程序的执行过程程序指令1指令2指令3指令4指令n……取指令指令译码取操作数执行指令存结果指令周期操作码操作数执行1.CPU控制程序执行2.CPU如何知道从哪里取操作数或指令？地址、寻址方式例：计算5+8（p8）汇编语言指令 机器语言指令操作---------------------------------------------------------------------------MOVA,5 10110000 将立即数5传送到寄存器A中 00000101 ADDA,8 00000100 将A的内容与8相加，结果仍存入A 00001000 STOP

11110100 停机 假定指令格式为：操作码目的操作数源操作数指令执行过程(取指/译码/执行)累加器A加法器数据寄存器DR指令寄存器IR指令译码器ID时序逻辑电路时序控制信号（控制命令）1011000000000101000001000000100011110100内部总线存储器01234程序计数器IP地址MOVA,5ADDA,8STOP地址总线+1③地址译码器读写控制电路④输出地址10110000⑦锁存指令锁存数据⑥置初值①②输出指令地址锁存地址②读写命令⑤⑧指令译码锁存输出地址寄存器AR2、核心级——微处理器微处理器简称CPU，是计算机的核心，主要包括：

运算器

控制器

寄存器组RegistersCPU实现了运算功能和控制功能运算（算术、逻辑）→运算器控制程序的执行(IP)→控制器暂存数据和执行状态(FR)→寄存器总线接口CPU的位数：是指一次能处理的数据的位数

4位、8位、16位、32位、64位Intel8088/8086、386、PIII、P4、Celeron性能排名：Xeon（至强）>Core（酷睿）/Pentium（奔腾）>Celeron（赛扬）AMDSempron、Duron、Athlon（X86)3、CPU类型8086/8088是Intel系列的16bit微处理器，属第三代。8086/8088有20bit地址线，可寻址1M空间。8086/8088采用单一+5V电源和单相时钟，频率为5MHZ。8086/80888086总线宽度16位，8088总线宽度8位。本课程以8088为模型进行介绍（IBMPC采用）2.2 8088微处理器8088/8086CPU的结构和特点（2.2.3/2.2.1)8088CPU的储存器组织；（2.2.4/2.2.1）8088CPU外部引线及功能；(2.2.2)8088的工作时序。（2.2.5）8086/808820bit地址线，可寻址1M空间。

一、

8086/8088CPU的内部结构和特点1、8086CPU的内部结构执行单元EU功能：执行指令。从指令队列中取出指令译码在ALU中完成数据运算并把特征保存在标志寄存器FLAGS中包括以下部件：算术逻辑单元(ALU)8个通用寄存器1个标志寄存器

EU控制电路EU的操作见右图总线接口单元BIU包括以下4部分：

20位的地址加法器

专用寄存器组总线接口控制电路4（6）字节的指令队列功能：只要空闲，就从内存中取出指令送入指令队列形成访问存储器的物理地址，负责与内存或I/O接口之间的数据传送;保存运算结果。EU和BIU的操作要点l

BIU中的指令队列有2个或2个以上字节为空时，BIU自动启动总线周期，取指填充指令队列。直至队列满，进入空闲状态。为FIFO(先进先出)结构。l

EU取得指令（指令队列），译码并执行指令。若指令需要取操作数或存操作结果，EU向BIU发出访问总线请求。EU不和外界打交道。l

EU执行转移、调用和返回指令时，若下一条指令不在指令队列中，则队列被自动清除，BIU根据本条指令执行情况重新取指和填充指令队列。也称预取指令队列8086与传统微处理器指令执行过程比较取指3执行3取指4

执行2取指2执行1取指1

传统微处理器的执行方式传统微处理器取指与执行串行进行，CPU的工作效率低。通过访问存储器取指令取数据取指5

取指4取指3取指2取指1BIU执行4

执行3执行2执行1等待EU8086的指令执行方式8086CPU取指与执行并行进行，大大减少了等待取指令所需时间，提高了CPU的工作效率。降低了对内存存取速度要求。8088/8086的流水线操作指令队列的作用相当于流水线的传送带通用寄存器（8）段寄存器（4）标志寄存器FR（1）

指令指针寄存器IP（1）2、

8086CPU的寄存器结构控制寄存器含14个16位寄存器(1)、段寄存器

总线接口部件BIU设有4个16位段寄存器CS（CodeSegment），代码段寄存器中存放程序代码段起始地址的高16位。DS（DataSegment），数据段寄存器中存放数据段起始地址的高16位。ES（ExtendedSegment），扩展段寄存器中存放扩展数据段起始地址的高16位。SS（StackSegment），堆栈段寄存器中存放堆栈段起始地址的高16位。

(2)、指令指针寄存器IPIP始终存有相对于当前指令段起点偏移量的下一条指令，即IP总是指向下一条待执行的指令。IP中内容可由BIU自动修改。在8086中IP要与CS代码段寄存器的内容一起，才能得到指令的实际地址。(3)、通用寄存器指令执行部件（EU）设有8个通用寄存器

AXBXCXDXSPBPSIDI分为三类：数据寄存器（AX，BX，CX，DX）地址指针寄存器（SP，BP）变址寄存器（SI，DI）数据寄存器AX，BX，CX，DX4个16bit的通用数据寄存器，它们的高8bitAH，BH，CH，DH与低8bitAL，BL，CL，DL又可分别看成8个8bit的寄存器。AX（AccumulatorRegister）

累加器一般用来存放参加运算的数据和结果。BX（BaseRegister）基址寄存器除可作数据寄存器外，还可放内存的逻辑偏移地址，而AX，CX，DX则不能。CX（Counter）将它称作计数寄存器DX（DataRegister）在乘、除运算、带符号数的扩展指令中有特殊用途变址寄存器SI（SourceIndex）

源变址寄存器多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在DS寄存器中。DI（DestinationIndex）

目标变址寄存器多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在DS寄存器中。间接寻址或变址寻址：把寄存器的内容作为内存地址或内存地址的一部分来对内存进行访问。地址指针寄存器BP（BasePointer）

基址指针用于存放内存的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中。SP（StackPointer）

堆栈指针用于存放栈顶的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中。这两个寄存器都默认与堆栈段寄存器（SS）联合使用BX与BP在应用上的区别

作为通用寄存器：二者均可用于存放操作数，参与各种运算。作为基址寄存器，在默认情况下：BX用于寻址数据段（即存放数据段的偏移地址）BX与数据段寄存器DS搭配使用；BP用于寻址堆栈段（即存放堆栈段的偏移地址）BP与堆栈段寄存器SS搭配使用。。寄存器的特殊用途和隐含性质 在指令中没有明显的标出，而这些寄存器参加操作，称之为“隐含寻址”。具体的：在某类指令中，某些通用寄存器有指定的特殊用法，编程时需遵循这些规定，将某些特殊数据放在特定的寄存器中，这样才能正确的执行这些指令。采用“隐含”的方式，能有效地缩短指令代码的长度。(4)、标志寄存器FR

标志寄存器FR中共有9个标志位，可分成两类：状态标志表示运算结果的特征，它们是

CF、PF、AF、ZF、SF和OF控制标志控制CPU的操作，它们是IF、DF和TF。

标志寄存器FR16位寄存器，只用其中的9位FR中的状态标志OF(OverflowF1ag)：溢出标志，带符号数DF(DirectionFlag)：方向标志位在串操作指令中，若DF＝0，表示串操作指令地址指针自动增量；DF＝1，表示地址指针自动减量。DF标志位可通过STD指令置位，也可通过CLD指令复位。IF(InterruptFlag)：中断标志位

IF＝1，表示允许CPU响应可屏蔽中断。IF标志可通过STI指令置位，也可通过CLI指令复位。SF(SignFlag)：符号标志

SF＝1，表示本次运算结果的最高位(第7位或第15位)为“l”，否则SF＝0。ZF(ZeroFlag)：零标志位

ZF＝1，表示本次运算结果为零，否则即运算结果非零时，ZF＝0。AF(AuxiliaryCarryFlag)：辅助进位标志位。AF＝l，表示运算结果的8位数据中，低4位向高4位有进位(加法运算时)或有借位(减法运算时)，这个标志位只在十进制运算中有用。PF(ParityFlag)：奇偶校验标志位.--低8位数据

PF＝1，表示本次运算结果中有偶数个“l”，PF＝0，表示本次运算结果中有奇数个“1”。CF(CarryFlag)：进位标志位

CF＝l，表示本次运算中最高位(D15或D7)有进位(加法运算时)或有借位(减法运算时)。CF标志可通过STC指令置位，通过CLC指令复位(清除进位标志)，还可通过CMC指令将当前CF标志取反。TF(TrapFlag)：单步标志位FLAG

NAME

FLAG==TRUE(1)

FLAG==FALSE(0)

OF

溢出(是/否)OV

OVerflow

NV

NotoVerflow

DF

方向(减量/增量)DN

DowN

UP

UP

IF

中断(允许/关闭)EI

EnableInterrupt

DI

DisableInterrupt

SF

符号(负/正)NG

NeGative

PL

PLus

ZF

零(是/否)ZR

ZeRo

NZ

Not

Zero

AF

辅助进位(是/否)AC

AuxiliaryCarry

NA

NotAuxiliary

PF

奇偶(是/否)PE

ParityEven

PO

ParityOdd

CF

进位(是/否)CY

CarrY

NC

NotCarry

标志寄存器显示内容一览表

0101010000111001

+010001010110101010011001101000115439H+456AH=99A3H二、8088系统的储存器

1、8088存储器结构和配置

8086/8088系统中的存储器是一个最多1M个8位数量的字节序列，即可寻址的存储空间为1M字节，系统为每个字节分配一个20位的物理地址(对应16进制的地址范围从00000H～FFFFFH)。在存储器中任何两个相邻的字节被定义为一个字。在一个字中的每一个字节有一个地址，并且这两个地址中的较小的一个被用来作为该字的地址。数据在内存中从低地址到高地址顺序存放；高字节占用高地址。

表示存储器容量的最小单位为bit(二进制位)，表示存储器容量的基本单位为Byte(字节)。通常：一个单元为一个字节，字节可用B(即Byte的缩写)表示，且1Byte=8bit。存储器的容量用“K”表示，1K即为1024个单元。大容量单位为KB、MB、GB、TB。1KB=1024B1MB=1024KB

1GB=1024MB1TB=1024GB地址总线16位，内存容量为216个单元，即64KB。地址总线20位，内存容量为220个单元，即1MB。地址存放内容

二进制表示十六进制表示00000H110000101100001000001HC2H18H……

……

……

0001001000007H12H0011010000008H34H01110000FFFFFH70H……

……

……

内存单元的地址和内容示意图物理地址..60000H60001H60002H60003H60004H...存储器的操作完全基于物理地址。8088/8086的地址总线宽度为20位，所以访问内存时必须指定一个20位的地址。问题：8088/8086的内部总线和内部寄存器均为16位，如何指定20位地址？解决：存储器分段39HF0H00H12H2、存储器的分段

我们通常采用在地址编号能被16整除的地方开始分段，此时地址的低4bit均为0，这个地址叫段首址(XXXX0H)。段寄存器只用来存放高16bit即可，存放段的高16位，称为段基址(XXXXH)。段地址

段内偏移量EA/偏移地址(EffectiveAddress)：是指某存储单元离开该段段首址的字节数。高地址低地址段首址段首址段首址段首址最大64KB，最小16B段i-1段i段i+1把内存分为若干个不大于64KB的段，则访问时只要指定16位的段基址（段号）和16位的段内偏移量即可。一般只提供偏移量（地址）就可达到对整个1M空间的寻址。方便程序移植。偏移地址=FFFEH段有可能重叠！3、逻辑地址和物理地址

逻辑地址(LogicalAddress)：是一对地址，包含段寄存器的内容和段内偏移量，如某条指令的逻辑地址可表达为：段基址:偏移地址。

物理地址PA(PhysicalAddress):

是指某个存储单元实际的20bit的地址，又称绝对地址。由上面的定义可知：物理地址PA=段基址×16(10H)十段内偏移量EA/偏移地址。物理地址的形成如下图所示。物理地址的形成

段基址0000

20位物理地址19

015

015

0偏移地址加法器16位4位

当涉及到取一个操作数时，自动选择DS数据段寄存器或ES附加段寄存器，再加上16位偏移量，得到操作数的20位物理地址。16位偏移量取决于指令的寻址方式。如下图所示：IPCSBX或SI，DIDSBP或SPSS代码段数据段堆栈段4、段寄存器的使用

例如：若CS=FFFFH，IP=0000H，则指令所在存储单元的物理地址为：PA=(CS)×10H+IP=FFFF0H

当取指令时，自动选择的段寄存器是CS，再加上IP所决定的16位偏移量，得到要取出指令具体的物理地址：

当涉及到取一个堆栈操作数时，自动选择的段寄存器是SS，再加上SP所决定的16位偏移量，得到堆栈操作所需要的20位物理地址。例习题p932.9已知逻辑地址1F00:38A0H，物理地址是多少？唯一吗？2.10若CS=8000H，则当前代码段可寻址的储存空间范围是多少？5、堆栈段的使用p108

所谓堆栈是在存储器中开辟一个区域，用来存放需要暂时保存的数据，其工作方式是“先进后出”或“后进先出”的方式。（FILO方式）8086系统中的堆栈段是由段定义语句在存储器中定义的一个段，堆栈段容量小于等于64K字节。段基址由堆栈寄存器SS指定，栈顶由堆栈指针SP指定，堆栈地址由高向低增长，栈底设在存储器的高地址区。（向上生成）SP的初值决定了堆栈的大小。堆栈主要用于中断控制，子程序调用以及数据暂时存储。堆栈操作SPSSSS压栈前退栈操作高低低高高82HF0HSPSPSPSS压栈操作低高SPF0H12HSP把82F0H压入栈顶把82F0H从栈顶弹出每次压栈PUSH和退栈POP均以字（2字节）为单位[例]：若已知SS=1000H，SP=2000H，则堆栈段的段首地址=？栈顶地址=？将数据1234H压入堆栈后，1234H所在的内存单元的地址=？SP=？栈顶内容=？再将栈顶内容弹出堆栈后，SP=？[例]：已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF4H，DS所指示的段有一操作数，其偏移地址=0204H。1)画出各段在内存中的分布。

2)指出各段的物理起始地址。

3)该操作数的物理地址=？10550H250A0H2EF00H8FF40HCSSSCSDSES解：各段分布及段首址见右图所示。操作数的物理地址为：250AH×10H+0204H=252A4H内存中的数据要点数据在内存中从低地址到高地址顺序存放；数据位数大于8位时，高字节存放在高地址处，低字节存放在低地址处。数据的地址是指它的最低字节所在的内存单元的地址。表示存储器容量的最小单位为bit(二进制位)，表示存储器容量的基本单位为Byte(字节)。1Byte=8bit；1KB=1024B

地址总线16位，内存空间为64KB；地址总线20位，内存空间为220个单元，即1MB。34H12H……01…100H101H102H103H

…三、8086CPU的管脚及功能

总线概念2.5存储器I/O接口输入设备I/O接口输出设备CPU控制总线CBI/O接口地址总线ABAB:AddressBusDB:DataBusCB:ControlBus数据总线DB总线：在多个功能部件之间设置公共的通信线即总线。图中当A和A'门打开时，信息由A传至A'；A和C'门打开时，信息便从A传至C'。ABCA'

B'

C'

总

线

示

意

图总线上能同时传送二进制信息的位数称为总线宽度。见下图。总线的分类

总线按信息传送的方向可分为单向总线和双向总线。

单向总线只能向一个方向发送信息。

双向总线则可在两个方向传送。

总线按所传信息的类别，分为数据总线(双向)、地址总线(单向）和控制总线。CPU处理数据的字长相同寻址范围=2n寄存器和储存器（内容）区别对内存空间实行分段管理：每段大小为16B～64KB用段地址和段内偏移实现对1MB存储空间的寻址设置地址段寄存器指示段的首地址I/O设备独立编址，使用16根地址线，64K寻址。

若执行I/O指令，则由于8086只访问64K个端口，在T1周期高4根引脚为低电平。寄存器和存储地址、IO地址（一）8088的管脚功能

8088采用双列直插式封装，有40个引脚(如右图所示)，但总线信号数量却大于40，故8088采用了分时复用技术，部分引脚传送两种总线信号。12345678910111213141516171819204039383736353433323130292827262524232221GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SS0MN/MXRDHOLD*HLDA*WR*IO/M*DT/R*DEN*ALE*INTA*TESTREADYRESETIntel8088以下三组信号线提供了8位数据信号和20位地址信号。AD7～AD0：三态，地址/数据复用线。第1个时钟（ALE有效）时为地址的低8位。地址信号有效时为输出，传送数据信号时为双向。A19～A16：三态，输出。地址信号的最高4位，与状态信号S6-S3复用。A15～A8：三态，输出。地址信号。1.地址/数据线：S4S3当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS2.主要控制状态线：(28)IO/#M：输出。指出当前访问存储器还是访问I/O。注意8086是M/#IO。(29)#WR：输出。写命令信号；(32)#RD：输出。读命令信号；(25)ALE：输出。高电平表示AB地址有效；此信号在T1状态有效。(26)#DEN：输出。低电平时表示DB上的数据有效；(27)DT/#R：输出。数据传送方向。高电平：CPU输出，低电平：CPU输入(22)READY：输入。准备就绪信号。由外部输入；用于解决CPU与慢速存储器或I/O电路的同步问题。操作IO/#M#WR#RD#DENDT/#R读储存器01000写储存器00101读IO11000写IO10101总线数据操作（CPU在做什么操作）习题2-5ALE(AddressLatchEnable)DEN#(DataEnable)DT/R#(DataTransmit/Receive)RD#(Read)WR#(Write)M／IO#(Memory／IO)READY(18)INTR：输入，可屏蔽中断请求输入端。高：有INTR中断请求。若INTR保持高电平，并且IF=1，则当前指令执行完毕后CPU就进入中断响应周期。(17)NMI：输入，非屏蔽中断请求输入端。低→高，有NMI中断请求。(24)#INTA：输出，对INTR信号的响应。常用于选通中断向量（类型）号。3.中断控制信号(31)HOLD：总线请求信号输入。当CPU以外的其他设备要求占用总线时，通过该引脚向CPU发出请求。(30)HLDA：输出，对HOLD信号的响应。为高电平时，表示CPU已放弃总线控制权，所有三态信号线均变为高阻状态。4.总线操作（33）MN/MX＃(Minimum/MaximumModeControl)：最大最小模式控制信号，输入。MN/MX＃＝1（＋5V），CPU工作在最小模式。MN/MX＃＝0（接地），CPU则工作在最大模式。最小模式：系统中只有8086/8088一个处理器，所有的控制信号都是由8086/8088CPU产生。

最大模式：系统中可包含一个以上的处理器，比如包含协处理器8087。在系统规模比较大的情况下，系统控制信号不是由8086直接产生，而是通过与8086配套的总线控制器（控制总线）等形成。5.工作模式的选择（23）TEST#

测试信号。由外部输入，低电平有效。当CPU执行WAIT指令时(WAIT指令是用来使处理器与外部硬件同步)，每隔5个时钟周期对TEST进行一次测试，若测试到该信号无效，则CPU继续执行WAIT指令，即处于空闲等待状态；当CPU测到TEST输入为低电平时，CPU继续往下执行指令。由此可见，TEST对WAIT指令起到了监视的作用。（21）RESET

复位信号。由外部输入，高电平有效。RESET信号至少要保持4个时钟周期，CPU接收到该信号后，停止进行操作，并对标志寄存器(FR)、IP、DS、SS、ES及指令队列清零，而将CS设置为FFFFH。当复位信号变为低电平时，CPU从FFFF0H开始执行程序，由此可见，采用8086CPU计算机系统的启动程序就保持在开始的存储器中。（19）CLK（40)VCC电源，接＋5V。（1~20）

GND地。以8086CPU构成的最小模式的基本配置。除了存储器、I／O芯片和基本时钟发生器外、还有用于地址的锁存器8282(或8283)以及用于数据的缓冲器（收发器）8286(或8287)。（二）最小模式硬件配置及总线p90

常用接口芯片介绍--锁存器8282/74LS373——具有三态正相输出的锁存器（20管脚）8282内部包含8个D触发器芯片引脚：DI0～DI7:信号输入DO0～DO7:信号输出STB:锁存控制#OE:输出允许使能芯片功能：STB=1:锁存数据（这时应保证DI端的信号不变化）#OE=0:将锁存的数据输出（接地）功能类似的还有8283——但为反相输出总线驱动器8286/74LS245——双向三态驱动器（20管脚）A0～A7和B0～B7:双向数据线OE#:输出允许T:方向控制芯片功能：OE#=0，打开双向门OE#=0时，T=0，B→A；T=1，A→B功能类似的还有8287——但为反相输出82848282存储器8286I/O接口VccVccCLKMN/MXRDWRIO/MALEA8-A19AD0-AD7DT/RDENINTAINTRREADYRESET8088CPUSTBTOE数据总线地址总线OE8088最小组态系统配置图时钟发生器在最小模式系统中，还需加入：1片8284A3片8282/82831片8286/82878088总线总线形成后，内存和I/O接口可以和总线连接，形成微机系统。总线地址总线：A0—A19数据总线：D0—D7控制总线：#MEMR、#MEMW（储存器）#IOR、#IOW（I/O)四、8086/8088CPU工作时序

（一）、时序基本概念时钟周期（ClockCycle)：时钟频率的倒数,是CPU的时间基准（T状态);（若8086的主频为5MHZ，一个时钟周期为200ns）总线周期（BusCycle)：CPU完成对存储器或I/O端口一次访问所需的时间；(机器周期）指令周期（InstructionCycle)：执行一条指令所需要的时间。（一个指令周期由一个或若干个总线周期组成，总线周期覆盖了EU的内部操作过程。）典型的总线周期BusCycle微机处理器BIU与外部电路之间进行一次数据传送操作所占用的时间，包含若干个时钟周期。T1T2T3T4TiT1T2T3T4总线周期总线周期地址数据地址ADCLK数据空闲周期Ti（二）.几种基本时序1.读总线周期地址A19---A0M/IO：在整个读周期有效，0=I/O读，1=M读；RD：在T2-T3期间有效；ALE：T1期间出现正脉冲，下降沿锁存地址信息；DT/R：在整个总线周期为低电平，表示读周期；DEN：在T2-T3期间为低电平，表示数据有效。READY：T3开始有可能高电平。存储器读时序存储器读时序说明T1T2T3T4CLKM/IO1=M0=IOA19/S6-A16/S3A19-A16S6-S3AD15-AD0A15-A0DATAINALERDDT/RDENREADYREADY3）、T3状态的的前沿采样READY线，若发现其为低，则在T3周期结束后，插入一个Tw状态。以后在每个Tw周期的前沿采样READY线，只有在发现它为高电平时，才在这个Tw结束后进入T4周期。2）、T2开始RD＝0，存储器开始读DEN＝0，DB上允许数据有效5）、T4结束，DT/R=1，M/IO无效存储器读周期结束1）、T1开始(T1下降沿)

M/IO＝1，存储器操作20位地址信号输出，BHE信号有效

ALE＝1，DT/R＝0允许CPU读入T1上升沿，ALE=0锁存地址信号A19～A04）、T4开始，DB上数据稳定。RD、DEN恢复为1，CPU获得数据2.存储器写周期存储器写时序AD15~AD0（AD7~AD0）在T2~T4期间CPU送上欲输出的数据。存储器写时序与存储器读时序相似，其不同点在于：WR：在T2~T4期间WR和DEN有效；DT/R：在整个总线周期内为高，表示写周期，在接有数据收发器的系统中，用来控制数据传输方向。3.时序要点整个周期M/IO#表示存储操作；DT/R#表示写/读操作。有效。

T1时钟周期ALE下降沿触发地址锁存，锁存后地址线才能复用。3）T2-T4周期，RD#(WR#)、DEN#信号有效，读（写）数据。上升沿读写数据。4）T3周期上升沿，CPU监测READY信号，如果没有操作完数据，则插入Tw周期，等待CPU能正确地读如或取出数据。显然，等待周期的个数取决于存储器和IO设备的读取速度。

一个总线周期一般由四个T组成。T1：输出地址；T2、T3：传送数据。若存储器或外设速度慢，可插入等待周期Tw。

若一个总线周期后不执行下一个总线周期，即总线上无数据传输操作，系统总线处于空闲状态，此时执行空闲周期。§2.5系统总线

主要内容：概述；*总线技术，总线的基本功能；常见的系统总线；8088系统总线的结构*。一、概述总线：

是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的公共通道。地址总线（AB）数据总线（