计算机组成与体系结构讲义

一、计算机组成原理与体系1946年2月14 重达30 耗资48万第一 电子管计算机（50年代中期到60年代后期 存——磁鼓或磁芯 存——磁带 件——机器语言、汇编语言 用——科学计算第二 晶体管计算机（50年代中期——60年代后期主存——铁淦氧磁芯辅存——磁盘、磁带运算方式——浮点运算 件——高级语言、操作系统（FORTRAN、ALGOL等） 用——科学计算、数据处理、过程控制第三代集成电路计算机时代（60年代中期——70年代前期第四 大规模集成电路时代（70年代初——现在第五代为1991摩尔定律（1965 原 快地输入内存,CPU响应时间：响应时间是指完成一个任务的全部时间，包括磁盘时间、存储器时间、I/O时间等。在多道程序时，CPU在一个程序处于I/O等处理机字长：指处理机运算器中一次能够完成二进制数运算的位数。当前处8位、632位、4总线宽度：一般指CPU中运算器与器之间进行互连的内部总线二进制位时钟的频率（f）叫CPU的主频。度量单位是MHz（兆赫兹GHz（吉赫兹。例如Pentium系列机为60MHz～266MHz，而Pentium43.6GHz。M适配器与IO算术逻辑单元计算机中常用的4种进位数制（r二进制：r2，基本符号：0八进制：r8，基本符号：0123456十进制：r10，基本符号：012345678十六进制：r16，0123456789ABCDEA～F最后得的余数是所求二进制数最的值。将十进制数乘以2，所得乘积的整数部分即为对应二进制小数最的值，然后对所余数的小数部分乘以2，所得乘积的整数部分为次的值，如此进行下去，直到乘积的小数部分为0，或结果已满足所需精度要求为止。由3位二进制数组成1位八进制数；对于一个兼有整数和小数部分的数以小数点为界，小数点前后的数分别分组进行处0

逻辑型数据只有两个值：真和 1表示真 0表示个89zASCII码字符集 0@P`p!1AQaq"2BRbr#3CScs$4DTdt%5EUeu&6FVfv'7GWgw(8HXhx)9IYiy*:JZjz+;K[k{,<L\l|-=M]m}.>Nn~/?Oo注：H表示高3位，L表示低4位存字的多个字节，有按从低位到字节次序存放的，也有按从到低位字节次序一个汉字时，把两个字节的最高一位的编码值设定为1，则该编码集的最多编码数量为128×128。BCD满足十进制规则，故称这种编码为“以二进制编码的十进制（BinaryCodedDecimal，简称BCD）码”。实现原理：是使码距由1增加到2。若编码中有1位二进制数出错了，出错的编码就成为编码，就可以知道出现了错误。在原有的编码之上再增加一位校验位，原编码k位，形成新的编码为k+1位。增加的方法有2种：循环冗余CRC（CyclicalRedundancyCheck）一般是指k位信息之后拼接r位校验码。关键问题是如何从k位信息得到r位。进一步：如何从k+r位码字判断是kr带符号数是指在计算机中将数的符号数码化。在计算机中，一般规定二进制的最 补码定点数的加/其中，N为浮点数，M为尾数，E为阶码，R称为“阶的基数（底而且R为一常数，一般为2、8或16。在一台计算机中，所有数据的R都是相同的，于MmMsM当移掉的部分最为1时，在尾数的末尾加1。算术逻辑运算单元1指令指针寄存器IP（即程序计数器PC）和标志寄存器FLAGS。三、系 1器概（一）器的分半导体器TTL、磁表面器磁头、载磁磁 光盘器激光、磁光材（RAM顺序存取器 磁带直接存取 磁盘主存—辅存层次:cache--2主主存与CPU的关存取时间又称器时间：指一次读操作命令发出到该操作完成，将数据读出到通常，周期略大于存取时间，其时间单位为ns。ROMMROMPROM(编程EPROMEEPROMFlashMemory(闪速型器器与CPU的连接-器容量的扩用2片1K×4位组成1K×8位的用2片1K×8位组成2K×8位的器器与CPU的连接-器容量的扩展用8片1K×4位组成4K×8位的RAM静态SRAM的基本单元是触发器电路。 动态DRAM一般采用“位结构”体：只读器EEPROM（E2PROM3高速缓冲根据程序的局部性特点，如果在主存和CPU之间设置一高速容量较小个高速小容量器就是cache。cache当CPU主存某内容时，先检查该内容是否在cache中，若在就从cache中读出，若没有就从主存中读出，同时将该单元所在块的所有字读入cache：CPUcache的次数占总次数的比例。设NC表示cache完成存取的总次数，NM表示主存完成存取的总次数，h为命中率，则有：h=NC/存内容，cache行行主块标记（8位B标记（5位…………主主标记（6位cache的工作原理要求它尽量保存数据。无论何种映射方式，cache与主存替换策略-LFU算法：实现方法：将每行设置一个计数器。新行建立后从0开始，每一次被访 每行也设置一个计数器，但它是在cache命中时，将被行计数器清保护了刚拷贝到cache中的新数据，提高。替换策略-随机替换：Cache的写操作策略：4虚拟四、指令系统 堆栈中，由堆栈指针SP隐含，操作结果仍然放回堆栈中。一地址指令-OPCODE—操作码A—操作数的器地址或寄存器二地址指令-所规定的操作后，将结果存入目的地址，在本例中即为A2指定的地址三地址指令-数的器地址或寄存器名；A3——操作结果的器地址或寄存器地址。存入A3中。 设置标志寄存器的C15）寄存器寻址寄存器中，即EA=Ri中，然后在指令的地址码部分给出该通用寄存器的编号，这时有EA=(Ri)在计算机中设置一个的址寄存器，或由指定一个通用寄存器为基址寄存A指令地址码部分给出的地址A和指定的变址寄存器X的内容通过加法器相加，所得的和 CISC和复杂指令集计算机(CI过存于只读存贮器(ROM)，CPU算机(ComplexInstructionSetComputer-CISC)结构。一般CISC计算机所含的指令数目至少300条以上，有的甚至超过500条．早期的计CISC地。在20世纪90年代中期之前，大多数的微处理器都采用CISC体系——包括In80x86Motorola68K系列等。CISCCISCCISC的计算机被称为精简指令集计算机(ReducedInstructionSetComputer-RISC)结构．简称RISC．CISC与RISC五、处理器CPU的功能和组 I/O（reset第一个机器周期总是取指周期，而指令的地址总是从PC中获得，当发出器命令后，指令总是从数据总线DB送回，CPU接受到指令之后，将指令放在指令寄存器IR之中。指令在IR中一直保留到取下一条指令为止。取指周期程序计数器加1，为下一条指令作好准备。ALU；ALU→rd（运算结果送寄存器rd）控制器控制信号的产生是采用逻辑电路，也称组合逻辑电路控制方式。“时序控制（1）微程序、微指令和微命（1）微程序、微指令和微命（2）微指令的编码方编码来表示，就是字段直接编译法。字段间接编译法是在字段直接编译法的基础上，进一步缩短微指令字长的一种编译法。功能部件的使用不发生以完成不同的运算功能。六、总线个总线时钟周期，总线时钟频率为33MHz，总线带宽是多少?的数据量用D表示，根据定义可得 接口（支持本地磁盘驱动器和其他外设、Firewire接口（支持大容量I/O设作的I/O设备。送速率是120个字符/秒，每一个字符格式规定包含10个比特位（起始位、停止位、解：波特率为：10位×120/秒=1200波特1）当一个或多个设备同时发出总线使用请求信号BR时，仲裁器发出的总线信BG1”BS每一个共享总线的设备均有一对总线请求线BRi和总线线BGi。当设备要求 信号Bgi。不需要仲裁器，而是多个仲裁器竞争使用总线。当它们有总线请求时，异步定时：Architecture，486的一种过渡标准，已淘汰。Interconnection，PCIAGP---是一种新型的接口的技术标准，于连接主存和图形器。AGPInterfaceRS-232-（ iIndustriesAssociation）推荐的一种串行通信总线标准。4)USB----USB（UniversalSerialBus）接口基于通用的连接技术，可实现外设的七、中断与输入输出（IO）系早期：分散连接，CPUI/OI/O外部设备-外部设备-光 IOI/O方式-程序查询方式方式,输入和输出完全是通过CPU执行程序来完成的计算机在执行程序的过程中，当出现异常情况或者特殊情况时，CPU中断源：能够向CPU发出中断请求的事件。当多个中断源向CPU提出中断请求时，CPU在任何一个时刻只能接受一个中断每个设备都配备一个中断请求触发器和中断触发器，当中断请求触发器为“1”时，表示该设备向CPU提出中断请求，如果中断触发器为“1”中断响应过程-中断判优的方法CPU程序状态字，中断寄存器和CPU中各寄存器的内容。务程序的执行，又转去进行新的中断处理。这种处理中断的现象又称为DMA直接器1、DMA基本构DMA传送方式：1）CPU暂停方式。主机响应DMA请求后，让出总线，直到一组数据传送完毕后，DMA控制器才把总线控制权交还给CPU，采用这种工作方式的I／O设备，在其接口中一般设置有机交换数据，这样可减少DMA传送占用总线的时间，也即减少了CPU暂停工作DMA周期是空闲的。这是因为，设备传送两个数据之间的间隔一般总是大于内DMA和CPU交替内存工作方DMA传送过CPU行指令。直到数据交换过程结束向CPU发出中断请求，进行通道结束处理工作执行通道指令，组织设备和内存进行数据传输，按I/O指令要求启动设备，向CPU报告中断等，具体有以下五项任务：根据要求将这些状态信息送到内存的指定单元，供CPU使用。 通道的种类-通道的种 -字节多路通通道的种 -数组多路通输入输出处理机（I输入输出处理机（IOP）不是一立