第4章-组合逻辑电路-课后答案

人生有几件绝对不能失去的东西:自制的力量，冷静的头脑，希望和信心

第4章[题[题4.1].分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。2丫+AB)C+AB+ABC+AB)C+2丫+AB)C+AB+ABC+AB)C+^AB+AB)C=^AB=ABC+ABC+ABC+ABC解：(1)逻辑表达式=P~P=PPPCP=PPP+CPTOC\o"1-5"\h\z562344,2344=(pp+c)cpP=(pp+c)炬+Pp)23232323=PPC+PPC2323PP=BPAP=RA^AAB=AB+AB231_1=PPC+PPC（2）真值表（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，件1,否则Y=0。[题4.3]分析图P4.3电路的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。、

1Y2图P4.31Y2［解］解：Y2=AB+BC+ACY=ABC+(A+B+C)Y=ABC+(A+B+C)AB+BC+AC=ABC+ABC+ABC+ABc)真值表:ABCYE0000000110010100110110010101011100111111由真值表可知：电路构成全加器，输入A、B、C为加数、被加数和低位的进位，Y1为“和”，y2为“进位”。[题4.4]图P4.4是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y]〜Y4的逻辑式，列出真值表。COMP—Ft图P4.4Z=0时，TG1>tg3、tg5导通，tg2、Y=A,Y=A©AY=22323，4Z=0时，Y3=A3，Y4=A4。［解］（1）COMP=1、Y=A,（2）COMP=0、Y1=A1，tg4、tg6关断。A2+A3+A4、十进制数AAAAYYYY］十进制数AAAqyyyy.043210000432110018432110004321000110001100091001000020010011110100111300110110伪101101104010001011100010150101010011010100601100011码1110001170111001011110010COMP=1、Z=0时的真值表COMP=0、Z=0的真值表从略。多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。［题4.5］用与非门设计四变量的［解］题4.5的真值表如表A4.5所示，逻辑图如图A4.5(b)所示。表A4.5输入输出ABCDY00000000100010000110010000101001100011111001001011011101101111110010001100110111由表4.5可写输出逻辑函数式Y=ABCD+ABCD+ABCD+ABCD+ABCD=ABC+ABD+ACD+BCD填卡诺图，如图A4.5(a)所示合并最小项，得最简与一或式Y=ABC•ABD•ACD•BCD图A4.5a图A4.5b［题4.6］有一水箱由大、小两台泵Ml和MS供水，如图P4.6所示。水箱中设置了3个水位检测元件A图A4.5a图A4.5b［题4.6］有一水箱由大、小两台泵Ml和MS供水，如图P4.6所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时Ms单独工作；水位低于B点而高于A点时Ml单独工作；水位低于A点时Ml和Ms同时工作。试用门电路设计一［解］题4.6的真值表如表A4.6所示。表A4.6ABCmsmt00000MSMB(a)L图A4.6(b)Ml=B（MS、M/勺1MSMB(a)L图A4.6(b)Ml=B（MS、M/勺1状态表示工作，0状态表示停止）。AA逻辑图如图A4.6(b)。［题4.7］设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。可以采用各种逻辑功能的门电路来实现。［解］题4.7的真值表如表A4.7所示。表A4.7二进制代码循环码二进制代码循环码A3A2A1A0Y3Y2Y1Y0A3A2A1A0Y3Y2Y1Y000000000100011000001000010011101001000111010111100110010101111100100011011001010010101111101101101100101111010010111010011111000由真值表得到Y=3A3，Y2=A3㊉A2Y=A2©A1，Y0=A©A。逻辑图如图A4.7所示。图A4.7［题4.8］试画出用4片8线-3线优先编码器74LS148组成32线-5线优先编码器的逻辑图。74LS148的逻辑图见图4.3.3。允许附加必要的门电路。［解］以10~131表示32个低电平有效的编码输入信号，以D4D3D2D1D0表示输出编码，可列出D4、D3与YEX4YEX3YEX2YEX1关系的真值表。如表A4.8所示。表A4.8

工作的芯片号YFX3YEX2YFX19D3（4）001（3）010010（2）001001（1）000100从真值表得到逻辑电路图略。D3=七4+七2f4-2"从真值表得到逻辑电路图略。D3=七4+七2f4-2［题4.9］某医院有一、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。现要求当一号病室的铵钮按下时，无论其他病室内的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下，而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的铵钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下，而四号病室的按钮按下时，四号灯才亮。试分别用门电路和优先编码器74LS148及门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。74LS148的逻辑图如图P4.9所示，其功能表如表P4.9所示。表P4.974LS148的功能表输入输入输出S1011121314151617Y2Y1Y0YsYEX1xxxxxxxx11111011111111111010xxxxxxx0000100xxxxxx01001100xxxxx011010100xxxx0111011100xxx01111100100xx011111101100x01111111101000111111111110［解］设一、二、三、四号病室分别为输入变量A、A、A、A，当其值为0时，表示呼叫按钮按下，2胃_4为1时表示没有按呼叫铵钮，将它们接到74HC148的J、"4、I0输入端后，便在74HC148的输出端Y、Y、Y得到对应的输出编码；设一、二、三、四号病室呼叫指示灯分别为z、z、z、z，其值2101234为1指示灯亮，否则灯不亮，列出真值表，如表A4.9示。表A4.9A1A2A3A4Y2Y1Y0YSZ1Z2Z3Z40xxx1001100010xx10110100110x11010010

111011110001111111100000将该真值表与表P4.9对照可知，在74LS148中14I7应接1,S=0,、=1。Z=YYYY210SZ=YYYY210S~Z=YYYY210Sz=yyyY将该真值表与表P4.9对照可知，在74LS148中14I7应接1,S=0,、=1。［题4.10］写出图P4.10中Z］、Z2、Z3的逻辑函数式，并化简为最简的与-或表达式。74LS42为拒伪的二-十进制译码器。当输入信号A3A2A］A0为0000〜1001这10［题4.10］写出图P4.10中Z］、Z2、Z3的逻辑函数式，并化简为最简的与-或表达式。74LS42为拒伪的二-十进制译码器。当输入信号A3A2A］A0为0000〜1001这10种状态时，输出端从Y0到Y9依次给出低电平，当输入信号为伪码时，输出全为1。由上式可得出用74LS148和门电路实现题目要求的电路如图A4.9所示。［解］MNYOTPT94TCH4/A3A2AlAo图P4.10Z3Z2Z1Z=YYY=MNOP+MNOP+MNOP147Z=YYY=MNOP+MNOP+MNOP258Z=YYY=MNOP+MNOP+MNOP369利用伪码用卡诺图化简，得：OP,00011110织MN-000110Q00000一爻；Xfx-0X10OP,00011110MN-0001000000X沉-■■■X1010OF,00011110KN-0001Z=MNOP++NOP+NOP___Z=NOP+NOP+MP__Z3=NOP+NOP+MP约束条件：MN+MO=°［题4.11］画出用两片4线-16线译码器74LS154组成5线-32线译码的接线图。图P4.11是74LS154的逻辑框图，图中Sa、Sb是两个控制端（亦称片选端）译码器工作时应使Sa、Sb同时为低电平，输入信号A3、A2、A］、A0为0000〜1111这16种状态时，输出端从Y0到Y15依次给出低电平输出信号。Y15图A4.11［解］电路如图A4.11所示。当A4=0时，片（1）工作，Y。…丫15对应输出低电平；当A4=1时，片（2）工作，Y16••-Y31对应输出低电平。

句％西霏YBY10Y12Y14Y1Y3食句％西霏YBY10Y12Y14Y1Y3食Y?TgYllY13T1574LS154⑴YOY2Y4Y6Y8Y1OY12Y14T173YST?T9Yll¥13Y1574LS154⑵［题4.12］试画出用3线-8线译码器74LS138和门电路产生多输出逻辑函数的逻辑图(74LS138逻辑图如图P4.12所示，功能表如表P4.12所示)。=AC1————<Y=ABC+ABC+BC=BC+ABC0723456’

r/trJr/zr-Jrzrr/c7

yyyyyyyy83ICH4/品E禹少禹&0723456’

r/trJr/zr-Jrzrr/c7

yyyyyyyy83ICH4/品E禹少禹&c—输入输出允许选择S]S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7X1XXX111111110XXXX1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110表P4.1274LS138功能表［解］令A=A2,b=a1,c=ao。将y1y2y3写成最小项之和形式，并变换成与非-与非形式。Y=£mi(i=57)=YY1部分文档来自网络收集，如有侵权，请联系作者删除

0723456-0723456-yyyyyyyy83ICH4/少^1^0［题4.13］画出用4线-16线译码器74LS154（参见题4.11）和门电路产生如下多输出逻辑函数的逻辑图。=ABCD+ABCD+ABCD+ABCDTOC\o"1-5"\h\z\o"CurrentDocument"1____=ABCD+ABCD+ABCD+ABCD=AB\o"CurrentDocument"［解］3=m+m+m+m=Y1Y2Y4Y8=m+m+m+m=Y7Y11Y13Y14=m+m+m+m=Y4Y5Y6Y7电路图如图IA4.13所示5。67SaSbA——B——SaSbA——B——C——D——A3Y°-七七23Yj七4,5yY^6.YY8Y}1°Y

YY12.1Y'Y］；4.图A4.13［题4.14］用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。［解］设a.为被减数，b.为减数，％为来自低位的借位，首先列出全减器真值表A4.14，然后将Di，Ci表达式写成非-与非形式。最后外加与非门实现之。由全减器真值表知：_D=abc+abc+abc+abciiii-1iii-1iii-1iii-1

=m+m+m+m=mmmm=YYYY全减毒真值表7表4.14输入输出M；N.B————DiB0000—T000111010110110110010101UU110UU11111同理可知Ci=Y1Y2Y3Y7令a=A，b.=A，c,=A.。电路如图A4.14所示。12111-1Ue3A1白白口Y7Y6Y5Y4Y3Y2Y1YU74LS138iS?S__A21A01UU乩NB1-1图A4.14［题4.15］试用两片双4选1数据选择器74LS153和3线-8线译码器74LS138接成16选1数据选择器。74LS153的逻辑图见图4.4.24，74LS138的逻辑图见图4.4.22。［解］见图A4.13。

Y-7柬凭Y4Y3Y2Y1Y0S1S2S3A2A1Y-7柬凭Y4Y3Y2Y1Y0S1S2S3A2A1如一艾二一132J44图A3.13[题4.16]分析图P4.16电路，写出输出Z的逻辑函数式，并化简。CC4512为8选1数据选择器，它的逻辑功能表如表P4.16所示。表P4.16CC4512的功能表DISINHAqY000DISINHAqY00000DO000(1DI000aD2000iD30010aD400101D50010D60011iD701XXX01XXXX高阻［解］74LS151°D7dddddDDs2|11图A4.16Z=DmQ+D1m1+D7m7Y=DAiAn+DAA+DAAa+DAAIS

010110210310=DCBY=DAiAn+DAA+DAAa+DAAIS

010110210310[题4.17]图P4.17是用两个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数。已知数据选择器的逻辑函数式为

NMQP-囱ZNMQP-囱Z图A4.17+NMQP+^NMQ+NMQP=NPQ+NPQ［题4.18］试用4选1数据选择器74LS153产生逻辑函数Y=ABC+AC+BC［解］4选1数据选择器表达式为：Y=AAD0+AAD+AAD+AAD

10101102103而所需的函数为Y=ABC+AC+BC=ABC+ABC+ABC+ABC+ABC则令_D1=1，D2=C，D3=CA=A，B=A接线图如图A4.18所示。=AB-则令_D1=1，D2=C，D3=CA=A，B=A接线图如图A4.18所示。-AJ74LS153A0D3D2D1D0图A4.18［题4.19］用8选1数据选择器74HC151（参见图4.3.24）产生逻辑函数Y=ACD+ABCD+BC+BCD［解］令A=A2，B=A1,C=A0,D=D0〜。7，将Y写成最小项之和的形式，找出与8选1数据选择器在逻辑上的对应关系,确定D0〜D7所接信号。_Y=AB•CD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD=ABC•D+ABC•D+ABC•1+AB•C•D+ABC•1+ABC•1则D=D=0,D=D=D，D=D，D=D=D=1如图A4.19所示。AB—AA；A0LY74LS151WC)7D6DDD3Dd)1D0S4—*iJ4ft——lh(i-1图A4.19［题4.20］用8选1数据选择器74HC151（参见图4.3.24）产生逻辑函数Y=AC+ABC+A•BC［解］将Y变换成最小项之和形式。Y=AC+ABC+ABC=ABC•1+ABC•1+ABC•1+ABC•1令A=A?，B=A”C=Ao，凡Y中含有的最小项，其对应的Di接1，否则接0。如图A4.20所示。.Iz[一AYW—A174LS151A0DDDDDDDDS1・7图A4.20［题4.21］设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都控制电灯由亮变灭或由灭变亮。要求用数据选择器来实现。［解］以A、B、C表示三个双位开关，并用0和1分别表示开关的两个状态。以Y表示灯的状态，用1表示亮，用0表示灭。设ABC=000时Y=0，从这个状态开始，单独改变任何一个开关的状态Y的状态要变化。据此列出Y与A、B、C之间逻辑关系的真值表。如表A4.21所示。表A4.21ABCYABCY00000110001110100101110010011111从真值表写出逻辑式Y=ABC+ABC+ABC+ABC取4选1数据选择器，令A1=A，A0=B，D0=D3=C，D=D2=C，即得图A4.21。YYAJ74LS153A0D3D2D1D0C图A4.21

［题4・22］—,22中用箭头指示的授受关系。试用数据选择器设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。（提示：可以用两个逻辑变量的4种取值表示输血者的血型，用另外两个逻辑变量的4种取值表示受血者的血型。）图p4.22［解］以MN的4种状态组合表示输血者的4种血型，并以PQ的4种状态组合表示受血者的4种血型，如图A4.22（a）所示。用Z表示判断结果，Z=0表示符合图A4.20（a）要求，Z=1表示不符合要求。据此可列出表示Z与M、N、P、Q之间逻辑关系的真值表。从真值表写出逻辑式为Z=MNPQ+MNPQ+MNPQ+MNPQ+MNPQ+MNPQ+MNPQ=MNP-Q+MNP-Q+MNP-Q+MNP-Q+MNP-1+MNP-Q+MNP-0+MNP-0其真值表如表A4.22所示。表A4.22MNPQZMNPQZ00000100010001110011001001010000111101110100111000010101101001100111000111111110令A-MA-NA-P并伸n-D-D-D-Cn-Qn-1n-D-0则得到图A422(h)电TAd—LVR，1=N，a^—r，一〃]_"]_〃q—Q，^―，J—，K_〃7—U，.匕匕(U)乙JL\J\JJL。。乙U/路。MNPQ(00)A^-—方A(00)(01)MNPQ(00)A^-—方A(00)(01)B.一〈(01)(10)ab；^AB(10)(11)O^^—O(11)(a)M.NPQ图A4.22DYW74LS151DDDDDDDS［题4.23］用8选数据选择器74HC151（参见图4.3.24）设计一个组合逻辑电路。该电路有3个输入逻辑变量A、B、C和1个工作状态控制变量M。当M—0时电路实现“意见一致”功能（A、B、C状态一致时输出为1，否则输出为0），而M—1时电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。［解］根据题意可列出真值表，如表A4.23所示。以Z表示输出。表A4.23

MABCZMABCZ00001100000001010010001001010000110101110100011000010101101101100111010111111111)+M^ABCTOC\o"1-5"\h\z由真值表写出逻辑式为I._)+M^ABCZ=MABC+ABC+ABC+ABC+ABC)8选1数据选择器的输出逻辑式为Z=AAA.D+AAA-D+AAA-D+AAA-D2100210121022103+AAA-D+AAA-D+AAA-D+AAA-D21042105210+ABC+ABC+ABC)将要求产生的函数式化为与数据选择器输出函数式完全对应的形式，得到Z=M侦BC+ABC)+M\AbC+ABC+ABC+ABC)=ABC-M+ABC-0+ABC-0+ABC-M+ABC-0+ABC-M+ABC-M+ABC・1用74CC151接成的电路如图A4.23。其中A尸A，A=B，A=C，D=M，D=D=D=0，D=D=D=M，D=1。TOC\o"1-5"\h\z21001243567ZA~~Y^BA174LS151CA0DDddddddSM,~I：广l5「I3「1'TT..■>图A4.23[题4.24]用8选1数据选择器设计一个函数发生器电路，它的功能表如表P4.24所示。表P4.24输入输出S1S0Y00AB01A+B10A©B11A［解］由功能表写出逻辑式Y=SSAB+Ss(A+B)+SS(A㊉B)+SSA10101010=SSab+Ssa+Ssb+sSAb+sSab+ssa1010101010108选1数据选择器的输出逻辑式为A1074LS151DA1074LS151D7图A4.24Y==AAAD+AAA-D+AAA-D+AAA-DTOC\o"1-5"\h\zL100_2101022103+AAA-D+AAA-D+AAA-D+AAA-D2104210521062107将要求产生的函数式化为与数据选择器输出函数式完全对应的形式，得到y=SSab+Ssa+SsAb+Ssab+sSAb+sSab+ssaj01010__10_100_0__=SYa.0+SSa-b+SsA-b+Ssa-1+sSA-b+sSa-B+ssA-1+ssa-01010101010101010令a-sa-sa-an-n—0n-n-n-rn-n—1n-B即得到图A424由政<=S],a]=s°,=ta,n°=n^=o,n〔=n_n=b,n】=n《=i,n《=,.匕乙JLJL\j\j\j/JL乙。UOS1SA0[题4.25]试用4位并进行加法器74LS283设计一个加/减运算电器。当控制信号M=0时它将

两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。允许附加必要的电路。[解]被加数用A表示，从74LS283的AAAA端接入；加数用C表示，从74LS283的3210B3B2B1B0端接入。3之电路如图A4.25。M=0时，S=A+B+C=A+C,即SSSS=AAAA+CCCC,此时令C=M=0、B=CI321032103210J即可M=1时，S=A+B+C=A-C,即JSSSS=AAAA—CCCCS3S2S1S0=A3A2A1A0C3C2C1C0-AAAA+[CCCCK.^V^A,A]An+[CqCDCiCn」系k32103210个i、此时令C=M=1、B=-C=C补即可。为此，将74LS283的进位输入端q接控制信号M，加数的输入端接一异或门，所接电路图如图JT4-240所示。[题4.26]能否用一片4位并行加法器74LS283将余3代码转换成8421的二十进制代码？如部分文档来自网络收集，如有侵权，请联系作者删除17果可能，应当如何连线?［解］由第一章的表1.5.1可知，从余3码中减去3（0011）即可能得到8421码。8421BCD码=余3码-0011设相加（减）的两个数均为正整数；被加数为A=AAAA，从74LS283的AAAA端接入；32103210加数为C=CCCC，从74LS283的BBBB端接入；相加时，应使A和C直接相加；相减时，32103210应使A和C的补码相加。本题，AAAA=余3码，CCCC=0011，要利用74LS283实现，实现原理如下：32103210SSSS=AAAA-001132103210SSSS=AAAA+（0011）32103210补SSSS=AAAA+（0011）+132103210反SSSS=AAAA+110132103210于是得到图A4.26电路。8421BCD码S3S2S1S0：O74LS283Cia3aaa0b3bbb图A4.26［题4.27］试利用两片4位二制并行加法器74LS283和必要的门电路组成1位二一十进制加法器电路。（提示：根据BCD码中8421码的加法运算规则，当两数之和小于、等于9（1001）时，相加的结果和按二进制数相加所得到的结果一样。当两数之和大于9（即等于1010〜1111）时，则应在按二进制数相加的结果上加6（0110），这样就可能给出进位信号，同时得到一个小于9的和。）［解］当两个8421BCD码相加时，每个数都不会大于9（1001），考虑低位的进位，最大的和为9+9+1=19。当用4位二进制加法器74283完成这个加法运算时，加法器输出的是4位二进制数表示的和，而不是BCD码表示的和。因此，必须将4位二进制数表示的和转换成8421BCD码。（1）和数一览表如表A4.27（a）所示

表A4.27(a)用十进制表示的和按BCD码相加的结果%S3S2禹S°按二进制数相加的结果CO1S3S2S1S0二进制数加6修正的结果%SS2S1S00123456789101112131415161718190000000001000100001100100001010011000111010000100110000100011001010011101001010110110101111100011001000000000100010000110010000101001100011101000010010101001011011000110101110011111000010001100101001100000000010001000011001000010100110001110100001001100001000110010100111010010101101101011111000110010〜19的二进制数和与用8421BCD码表示的和进行比较发现，当和数＜1001(9)时，二进制码与8421BCD码相同；当数＞1001时，只要在二进制和上加0110(6)就可以把二进制和转换为8421BCD码的和，同时产生进位输出。这一转换可以由一个修正电路来完成。(2)修正电路的设计设计修正电路，先列设计一览表，见表JT4-25(b).

表A4.27(b)第2片74LS83的输入第2片74LS83的输出CO1$3岛4S°修正值两个8421BCD码相加的和AAAABBBB°CSSSS32103210O232100000000000000000001000000001000100000000100001100000001100100000000100001010000001010011000000011000111000000111010000000010000100100000100101010011010000010110110100010110001101001001101011010011011100110101000111101101010110000011010110100010110101111001001101100010011011011001由表A4-27(b)可写出修正函数"NoAdW。)=B°=04B(CAAAA)=B=Ym(10~19)2、O13210)1乙l约束项：Zd=(20〜31)用卡诺图化简修正函数，化简过程如图A4.27(c)所示，结果得B2=B1=CO1+A3A1+A3A2从表A4.27(b)还可看出，两个8421BCD码相加时的进位Co等于A2或A1。根据式