核电子学方法课件

核电子学方法第六章数据采集

核电子学方法第六章1第六章数据采集§1计数设备§2多道分析器中数据获取系统§3高能物理实验中电子学和数据获取系统§4数据获取系统中新技术的应用结束第六章数据采集§1计数设备结束2§1计数设备

在数据获取中，最简单而且用得最普遍的是计数设备，它用来测量信号的计数率。定标器和计数率仪是常用的计数设备。定标器

定标器是用来测量一定时间间隔内的输入脉冲数；计数率计计数率计则是用电表直接指示出信号的计数率——单位时间内平均脉冲数。

返回§1计数设备在数据获取中，最简单3计数设备--定标器

定标器的原理框图

计数电路和计时电路一般由十进制计数器组成。定标器的输入部分通常设有极性开关S1

、缓冲级B和幅度甄别器D。计数电路的容量一般为（1000000－1）。甄别器的输出脉冲加到计数电路之前由计数门G1控制,G1

由RS触发器控制。计数设备--定标器定标器的原理框图计4定标器工作方式选择工作方式可以选择：手动起停，S5置在“不予定”方式，也不加外控信号，由手动按钮S6和S7控制计数的开始与停止。外控起停，S5置在“不予定”方式，由外加控制信号控制计数开始和停止。定时计数，S5置在“定时”方式。按下S6使计数开始，同时打开时钟门G2由石英时钟振荡器的脉冲进入计时电路进行计时。计时电路的各位译码输出端由“予定时间”S4开关选择，到达予定时间时，S4输出低电平通过门G3使RS触发器复位，停止计数。定数计时，S5置在“定计数”方式，按下S6使计数开始，同时使计时开始。但是记数的停止由“予定计数”开关S3选择决定。在此方式中，显示器显示的是时间。返回定标器工作方式选择工作方式可以选择：返回5计数设备--计数率计基本原理为了测量信号的计数率且不受信号幅度和宽度的影响，需先将信号成形为形状与幅度均为一定的电流脉冲ii(t)，脉冲的电荷量为Q，在计数率为n时，流过电流表的电流I2的平均值为nQ，电阻上降压V2平均值为nQR，正比于计数率n。电容C为了减小信号在时间上的统计涨落，为了减小涨落，这个电容越大越好；但是在计数率发生变化时，V2要达到稳定，需要一定建立时间，建立时间应为5RC，C值越大，建立时间就很长，C值应该取得适量

。计数设备--计数率计基本原理6计数率计基本电路各种实际计数率计在电路上差别主要在于电流脉冲的成形电路。用二极管泵电路产生电流脉冲的计数率计原理：

输入信号先被成形为幅度为V1宽度为Tw（5R1C1）的电压脉冲，R1为信号源内阻和D1的正向电阻之和在信号负向跳变到V1时，经D1对C1充电，C1上电压可达到V1（因为Tw≥5R1C1）C1上得到电荷为C1V1；输入信号过去后，C1经D2、C2放电。选择C2

C1，放电时间常数也为R1C1。为保证放电到稳态，应使（T－Tw）

5R1C1其中T为输入脉冲时间间隔。在C2上由于C1放电获得电压为V2，此时C1放电完成时也应有电压V2。故在放电过程中输给的电荷量为Q=C1(V1-V2)，V2＝nQR若满足nRC1<<1时，计数率计基本电路各种实际计数率计在电路上差别主要在于电流脉冲7计数率计实际电路电容c通过二极管充电、通过T三极管放电。T的集电极输出电阻很大，近似为恒流源，输出电流不受V2大小影响。因此每个电流脉冲对电容器输送电荷量应与V2无关。这种电路V2与n间有较好的线性关系。S1是计数率量程开关，S2与它同步调节，更换电位器，用来核准各量程的满刻度；S3是还原开关；S4用来选择读数建立时间；附加电阻R1为了减小负载；R0用来改善充电特性的，因为二极管在小信号时，正向电阻很大，C1被充电到接近于稳态时,由于二极管内阻增大而使充电速度变慢，R0可加速充电速度。返回计数率计实际电路电容c通过二极管充电、通过T三极管放电。T的8§2多道分析器中数据获取系统基本结构硬件多道分析器数据获取系统组成直方图（多道分析器）工作模式多定标工作模式基于计算机的多道分析器数字化谱仪返回§2多道分析器中数据获取系统基本结构返回9一、多道分析器基本结构多道分析器的功能是将输入信号按其幅度大小或按其时间间隔大小进行分类，然后按其类别作统计而获得计数按幅度大小或按其时间间隔大小分布的关系。我们把这种分布图称为直方图，从分布关系中可以得到脉冲幅度谱或时间谱。多道分析器在结构上分成两部分：模数转换器（ADC或TDC）和数据获取和处理系统。返回一、多道分析器基本结构多道分析器的功能是将输入信号按其幅度大10二、硬件多道分析器数据获取系统组成多道分析器数据获取系统

输入部分可以是ADC，也可以是TDC，其主体部分由存储器、运算器和控制器组成，显示器和输出接口电路是它的辅助部分。二、硬件多道分析器数据获取系统组成多道分析器数据获取系统11多道分析器数据获取系统各部分功能存储器起到储存各道计数的作用。为了存放数据，它的基本操作是选址（选道）、存入数据（写入数据）和取出数据（读出数据）。通常用随机存取存储器（RAM）实现。运算器完成被选中道的计数累加功能，即在该道原有计数上加1；控制器在接收输入部分送来的存储命令之后，发出一系列操作命令，这些命令包括有：从输入部分取出地址码、对存储器选址、将被选中道的原有计数读入运算器、使运算器作加1运算、将累加之后计数写回被选中道的存储单元中去和发回获取完毕的回答信号使输入部分的占用封锁解除；硬件多道分析器显示器用来实时地显示已存入的谱曲线（直方图），多用CRT显示谱形显示，把存储器内各道计数作为纵座标、道址作为横座标在荧光屏上显示出来；接口电路作为多道分析器与外部设备（如打印机、描迹仪和计算机等设备）之间连接的电路。

返回多道分析器数据获取系统各部分功能存储器起到储存各道计数的作用12三、直方图工作模式－多道分析器数据获取过程多道分析器数据获取和处理系统的主要功能是：完成大量经过量化处理的信息按类（数码）进行统计，并将结果存储起来。三、直方图工作模式－多道分析器数据获取过程多道分析器数据获取13多道幅度分析器数据获取过程

输入部分由ADC变换成数码，当变换结束时，向数据获取系统发出存储命令。由控制器发出取址命令，把ADC输出的码送到存储器的地址寄存器。控制器发出读信号，按道地址取出该道的已有存数送到数据寄存器上，进行加1运算。控制器再发出写信号，将数据寄存器上的新数写回该道中去。存储结束后，主机给ADC发回回答信号，解除占用封锁，允许分析下一个信号。存储器的地址寄存器和数据寄存器的数码分别经过

DAC1和DAC2变换成模拟电压，并经偏转放大器放大，送入X和Y偏转板。在偏转电压达到稳定后由控制器发出辉度脉冲，在CRT的屏幕上显示一个亮点。

返回多道幅度分析器数据获取过程输入部分由ADC变换成数码，当变14四、多定标测量

道址逐道步进，按时间顺序（或其它物理参量变化顺序）测量核事件，测量结果以数码形式存入各道。多定标测量属于这种类型。在放射性测量中，有时需要测量脉冲计数率随时间的变化，如放射性核素衰变曲线的测量。按时间顺序测量各段时间间隔内的脉冲计数，并依次记录在存储器的各个存储单元，这种测量方式称为多定标测量方式。四、多定标测量道址逐道步进，按时间顺序（或其它物理参量变化15多定标模式工作过程输入脉冲经过定时与门G送到数据寄存器进行计数。在测量开始之前，地址寄存器被清零。测量时从第0道开始；读命令先把第0道的已有存数读到数据寄存器中；由计数开始脉冲②把触发器C置“1”。C的输出信号打开G，输入脉冲便在数据寄存器中积累计数；达到预定测量时间后，控制器送出计数结束脉冲③将C置“0”，关闭G；发出写命令⑤把数据寄存器的计数写回到第0道，随后控制器发出一个道步进脉冲⑥，使地址寄存器步进到下一道，开始下一道测量。这样继续下去直到最后一道，完成了一次测量。

道步进时间为

Tc+T，Tc为读写周期,T为一道的预定测量时间。b为各点波形图。c是多定标测量放射性核素衰变曲线的例子返回多定标模式工作过程输入脉冲经过定时与门G送到数据寄存器进行计16四、基于计算机的多道分析器由输入电路（ADC或TDC）、接口电路和计算机组成；在输入电路（ADC或TDC）完成变换后，接口电路接收到一个标记信号，通过本地的数据线从输入电路读取数据，以“事例方式”放在接口电路中缓冲存贮器；当缓冲存贮器达到一定数据量后发出一个标记信号，通过计算机的输入/输出（I/O）总线通知计算机，计算机通过I/O总线将缓冲存贮器中读取“事例数据”（有中断方式或DMA方式等）到计算机的中，完成了数据获取功能；数据获取、直方图建立和谱的显示都由计算机软件来实现；充分利用了计算机的丰富的硬、软件资源。

四、基于计算机的多道分析器由输入电路（ADC或TDC）、接口17四、基于计算机的多道分析器在计算机获得数据后，充分利用了计算机的丰富的硬、软件资源，建立直方图方式的存贮和实时显示等操作完全由软件完成，不仅如此，利用计算机的硬软件资源还可以完成对数据获取预置各种条件（例如预置记录时间等）、数据的打印或描迹输出和数据分析等，使多道分析器的功能更加完善、丰富，使用更为灵活。当前一般选择台式或笔记本式的个人计算机（PC机）作为基于计算机的多道分析器的主机。目前，纯硬件多道分析器已经逐渐被基于计算机的多道分析器所替代，即使是独立自治的多道分析器内部也带有CPU智能芯片。

返回四、基于计算机的多道分析器在计算机获得数据后，充分利用了计算18接口电路接口电路是硬件设计的关键，接口电路中通常包括有数据锁存、缓冲存贮、寻址、中断或DMA信号产生以及时序控制逻辑等基本电路模块。有时还有若干组寄存器和计数器，用于计算机对数据获取预置各种条件和自动控制记录时间等功能。目前接口电路与主机之间通讯有两种方式：一种是直接与计算机的输入/输出（I/O）总线相连接；另一种是与计算机的通用串行总线（USB）接口相连接，这时接口电路必须有驱动和接收USB的相应电路。接口电路接口电路是硬件设计的关键，接口电路中通常包括有数据锁19返回通用接口电路框图返回通用接口电路框图20接口电路通讯接口电路与输入电路之间通讯通过一组自定义总线，包括数据线和时序控制线等（有时还有地址线），用来完成接收变换完成标记信号，读取数据并存入到缓冲存贮器中。接口电路内部也有一组自定义总线，将信号和数据从输入电路一端有序地传送到计算机一端；或将命令和数据从计算机一端有序地传送到接口电路内部以及输入电路一端。可以采用可编程逻辑器件（PLD）如FPGA（现场可编程门阵列）或CPLD（复杂可编程逻辑器件）来设计和实现接口电路；也可以采用单片机和针对一种特定的计算机输入/输出（I/O）总线的专用接口芯片实现。返回接口电路通讯接口电路与输入电路之间通讯通过一组自定义总线，包21数字化谱仪

数字化谱仪是数字信号处理技术在核电子学中的应用是近代核电子学的一个重大发展，由于处理是在数字领域进行，优越于模拟处理。数字处理技术以它固有的适应性灵活性，能因地制宜，易于相加，即使对苛刻的环境，几乎都很容易合成任意的脉冲响应形状。能组合出最佳脉冲响应形状继而降低串列噪声，弹道亏损和堆积效应。对核探测器探测事件的处理、滤波、修正基线漂移，脉冲形状甄别比模拟处理精确。数字滤波效果好，易于提高系统的能量分辨率。数字化谱仪数字化谱仪是数字信号处理技术在核电子学中的应用是22数字化谱仪基于高速数字采样和DSP技术的数字化谱仪从前置电路来的模拟信号进行适当放大后，经过抗混叠滤波之后用高速ADC将信号波形记录下来，在DSP中按合适的权函数进行数字滤波，从而得到很佳滤波和成形。返回数字化谱仪基于高速数字采样和DSP技术的数字化谱仪返回23§3高能物理实验中电子学和数据获取系统高能实验核及粒子物理（简称高能物理）是当今物理学研究的前沿之一，在高能物理实验中，由高能粒子束相互对撞或轰击固定靶发生反应，探测器和与其相连接的电子学组成的系统测量反应产物并获取实验数据，再通过大型计算机系统的离线数据分析取得物理结果。在这一过程中，粒子探测器和相关的电子学（数据获取）系统是核心环节。高能物理实验的最终反应产物都是各种辐射粒子，与粒子探测器相关的电子学系统中基本电路单元都是由基础核电子学中发展而来的，“高能（物理）电子学”[有时称为“粒子（物理）电子学”]实际上是核电子学学科当今最活跃的分支之一。

§3高能物理实验中电子学和数据获取系统高能实验核及粒子物理24§3高能物理实验中电子学和数据获取系统当代高能物理实验显明的特点是实验规模大，这是由参加反应的粒子束高能量和高亮度（亮度是指单位时间单位面积通过的粒子数）所决定的。高能量和高亮度粒子束相互作用产生的末态粒子不仅种类和数量多而且携带的能量高，探测这样的反应产物已经不是几个探测单元能够胜任，而是由多种类型、上百万个探测单元组成的阵列来承担；这样一个系统不仅规模庞大而且结构复杂，庞大复杂的探测系统必定要求高度自动化运行。当代高能物理实验还有一个的特点是实验精度很高（例如时间分辨要求达到ps量级），而且要求探测系统排除本底能力尽可能高。

§3高能物理实验中电子学和数据获取系统当代高能物理实验显明25§3高能物理实验中电子学和数据获取系统高能电子学特色实例：ATLAS探测器系统电子学和数据获取系统返回§3高能物理实验中电子学和数据获取系统高能电子学特色返回26高能电子学特色所要处理的原始数据量很大、数据流速率非常高。以正在建造中的高能物理实验装置LHC上探测器系统ATLAS为例,原始信息量速率在1000GB/s以上。这就决定了高能电子学系统规模庞大、结构复杂；

高的数据流速率要求采用当今信息技术中高速数据传输技术，其中包括高速总线和高速网络技术；为了保证尽可能高的在线排除本底能力和减小高的数据流速率对系统的压力，采用了高度智能化的触发判选系统。大量引进了当今信息技术中可编程器件、DSP和处理器阵列等最先进的成果；同时发展了新的方法，例如多级触发判选和流水线触发等；高能电子学特色所要处理的原始数据量很大、数据流速率非常高。以27高能电子学特色当代高能物理实验中探测器系统是一个相对密封的装置，高能电子学系统中前端电子学部分，特别是前端电路与探测器固定在一起，这就带来一系列新的挑战；高能电子学中数据获取不仅决定于硬件，软件也起到十分重要的作用。数据获取软件也是一个庞大的系统，设计这样的系统采用了当代软件设计中主流的面向对象方法，特别是框架和组件技术；高度自动化运行的当代高能物理实验装置要求能够实时地、自动地监测实验装置各部分运行条件和环境条件，并能在非常情况下向操作人员提供信息，在特殊情况下自动停止实验装置运行，以保证人员和仪器的安全。这就有必要建立一套控制系统，这套系统通常称为慢控制系统或探测器控制系统，这也是高能电子学的重要组成部分。返回高能电子学特色当代高能物理实验中探测器系统是一个相对密封的装28ATLAS探测器系统Length:~46mRadius:~12mWeight:~7000tons~108electronicchannels~3000kmofcables

Tracking(||<2.5,B=2T)

:

--Sipixelsandstrips--TransitionRadiationDetector(e/separation)

Calorimetry(||<5)

:--EM:Pb-LAr--HAD:Fe/scintillator(central),Cu/W-LAr(fwd)

MuonSpectrometer(||<2.7):

air-coretoroidswithmuonchambersATLAS探测器系统Length:~46mTr29核电子学方法课件30高能粒子物理实验中电子学和数据获取系统的结构框图高能粒子物理实验中电子学和数据获取系统的结构框图31ATLAS的电子学和数据获取系统左半部是触发判选系统,右半部是前端电子学和数据获取系统。触发判选系统由一级触发、二级触发和事例过滤器等子系统组成。对撞周期小到100ns以下，用一个集中式电路来完成触发判选逻辑显得十分困难，采用流水线触发方案来解决此困难是最有效的方法。其基本思想是把触发判选的逻辑运算全过程分成许多步。每一步所需时间小于或等于一个对撞周期。每一步有一个专用的硬件来完成。一个事例判选过程，如同接力赛一样。从开始把一个任务一步接一步顺序完成，而每个硬件仅仅用来完成任务中某一步操作，而且随着事例不断输入(每个主时钟一次输入)，它也连续不断的操作。而触发输出回答(YES或NO)也是每个对撞周期一次，只是滞后了在触发过程所需总时间。ATLAS的电子学和数据获取系统左半部是触发判选系统,右半部32ATLAS的电子学和数据获取系统一级触发做到对每一个原始事例进行一次判选。因此允许完成判选时间只有小于主时钟周期(对撞作用周期)，要求快速触发，是无死时间触发判选,输入的信息仅仅是少量起关键作用的探测单元信息。一级触发之后，事例平均速率下降约1/1000，也就是说一级触发之后输出之后,输出事例平均时隔为对撞周期1000倍。以ATLAS为例，一级触发排斥比约为400：1，一级触发后事例平均间隔为

T1=nT0=400×25ns=10s其中n为排斥比，T0为对撞周期，这就允许有充分时间进行进一步触发判选。

ATLAS的电子学和数据获取系统一级触发做到对每一个原始事例33高能粒子物理实验中电子学和数据获取系统的结构框图高能粒子物理实验中电子学和数据获取系统的结构框图34ATLAS的电子学和数据获取系统第二级触发系统在第一级触发基础上，加入更多探测单元信息，进行比第一级更为精确的计算和分析，给出判选结果。二级触发通常用一些智能化电路(CPU，DSP等)来完成逻辑运算操作。第二级触发系统使事例率进一步下降。二级触发排斥比约为50：1，二级触发后事例平均间隔为0.5s，允许有更长的时间作进一步判选。

ATLAS的电子学和数据获取系统第二级触发系统在第一级触发基35高能粒子物理实验中电子学和数据获取系统的结构框图高能粒子物理实验中电子学和数据获取系统的结构框图36ATLAS的电子学和数据获取系统第三级触发系统一般基于事例已被完整组建起来之后，根据物理条件。对全事例数据进行判选。因此这一级触发判选也可称为全事例判选，也常把它称为事例过滤器。作全事例判选算法很复杂，短短几十乃至几百毫秒时间远远不够的，但是我们注意到在事例被组建起来之后，其前后次序已无关系，它们之间是互相独立的。可以独立去处理，因此十分适合于平行处理。基于这种特点第三级触发系统用一个巨大CPU阵列，用一个管理机来协调它们运作。这样一个CPU阵列称为ProcessorsFarm（处理器阵列）。被组建起来的信息包被送到处理器阵列空间中的处理单元，处理完成之后决定取舍，输出到永久存储器中去。每个处理单元处理一个事例可以化很长时间。但是很多个单元并行运作，就将速度大大提高了。ATLAS的电子学和数据获取系统第三级触发系统一般基于事例已37高能粒子物理实验中电子学和数据获取系统的结构框图高能粒子物理实验中电子学和数据获取系统的结构框图38ATLAS的电子学和数据获取系统前端电子学和数据获取系统包括前端读出电子学、读出缓冲存储和事例组建等三部分。在前端读出电子学中每一个通道从探测单元提取信号，进行模拟处理和数字化，输入到数据缓冲器等待一级触发判选。被选中事例的各通道数据进入读出驱动器（ROD）中。在一级触发滞后时间大于对撞作用周期情况下，数据缓冲器必须组织成流水线方式，为保证一级触发信号到来时仍然保存在流水线缓冲器内，流水线数据缓冲器应该有足够的深度，流水线数据缓冲器可分为模拟和数字两种，一般情况下多采用数字型。读出驱动器的功能包括数据零通道压缩和组织数据，同时起到解随机作用。返回ATLAS的电子学和数据获取系统前端电子学和数据获取系统包括39新的挑战有限的空间要求前端电路尺寸尽可能小，采用高组装密度芯片，同时又要求低的功耗。前端电路是在强的辐射环境中工作，要求有很好的抗辐射性能。前端电路与探测器一样，一般不轻易拆卸，而且长期不间断工作，因而特别强调电路长期工作的稳定性和可靠性。实验精度要求很高，对前端电路的性能提出很高的要求，如低噪声、高带宽、精密的时间分辨和高计数率等性能。为了避免模拟信息长时间保存和长距离传输带来的各种困难，因而要求在前端电路中尽可能地进行数字化处理，采用了高速ADC和TDC芯片。在不能轻易拆卸前提下，能够尽可能灵活调节电路的功能和工作条件，要求有在线可编程和自检功能。

为了解决这一系列挑战，在高能电子学的前端电路的设计中，采用先进的ASIC技术和可编程器件。在工程设施时特别要强调质量保证的各个环节，例如抗辐射试验、抗电磁干扰试验和电路老化处理等。

返回新的挑战有限的空间要求前端电路尺寸尽可能小，采用高组装密度芯40§4数据获取系统中新技术的应用电子科学和技术方面：总线技术（BUS）专用集成电路（ASIC）可编程逻辑器件（PLD）等计算机科学和技术硬件方面：数字信号处理器（DSP）嵌入式系统（EmbeddedSystem）处理器阵列（ProcessorFarm）高速网络等计算机科学和技术软件方面：面向对象（OO）虚拟仪器（VirtualInstrument）数据库（DB）图像处理等返回§4数据获取系统中新技术的应用电子科学和技术方面：返回41虚拟仪器虚拟仪器（VirtualInstrument）是指以微型计算机为核心，将微机和测量系统融合于一体，用计算机软件代替传统仪器的某些硬件的功能，用计算机的显示器代替传统仪器物理面板的测量仪器。VI的出现充分体现了“软件就是仪器”的新思想，同时打破了传统仪器结构固定、功能单一、可扩展性差等限制，使仪器的生产进入了一个崭新的阶段。VI一般由通用计算机（PC机）、数据采集模件及软件系统组成。它充分利用PC机丰富的软硬件资源快速建立数据采集应用系统，通过数据采集模件从外界采集各种信号，对信号进行实时存储、实时显示及离线分析。虚拟仪器虚拟仪器（VirtualInstrument）是指42虚拟仪器VI是一个由控制软件和硬件模件组成的复杂系统，其中控制软件是非常关键和重要的部分，通常将VI的软件系统分为：（1）硬件模件驱动部分，信号的存储，控制系统复位及多通道操作，满足采集模件“即插即用”的要求。这些功能是面向硬件的，必须满足实时、高速度的要求，通常用汇编语言设计实现。（2）虚拟仪器面板部分，这是控制软件的核心，为用户提供了美观、方便、快捷的高级交互界面。它以传统仪器的物理面板为基础，集成各种仪器的面板，比如示波器、压力表以及各种指针式仪表等等，供选择使用。它能够显示图形、数据或图表等以满足不同要求，也可以通过菜单或按钮实现功能切换。（3）离线分析部分是后期完成的工作，它对采样信号进行非实时的再现和处理，如频谱分析、图形处理等等，这部分所实现的功能是其它传统仪器所不具备的，是VI的优势部分。虚拟仪器VI是一个由控制软件和硬件模件组成的复杂系统，其中控43虚拟仪器的基本框图虚拟仪器的基本框图44返回返回45总线技术总线是指计算机、测量仪器、自动测试系统内部以及相互之间信息传递的公共通路，总线是计算机、自动测试系统乃至网络系统的基础。利用总线技术，能够大大简化系统结构，增加系统的兼容性、开放性、可靠性和可维护性，便于实行标准化以及组织规模化的生产，从而显著降低系统成本。总线的类别很多，分类方式多样，仅仅按照应用场合来分，可分为芯片总线、板内总线、机箱总线、设备互连总线、现场总线及网络总线等多种类型。总线按其应用领域可以分为计算机系统总线和测控总线。总线技术包含的内容极为广泛，我们主要讨论在核科学和技术领域的总线技术。

总线技术总线是指计算机、测量仪器、自动测试系统内部以及相互之46总线技术在核科学和技术领域内早在上世记六十年代推出了CAMAC总线，以后又提出了快总线（FastBus）。但是这些总线系统没有在其它领域得到推广，市场很小，因而不仅成本很高，而且兼容性、开放性、可靠性和可维护性等方面都存在问题。当今，在核科学和技术领域多采用工业界的通用总线。VME（VersaModuleEurocard）总线是一种通用的计算机总线，是一种开放式架构。它定义了一个在紧密耦合（closelycoupled）硬件构架中可进行互连数据处理、数据存储和连接外围控制器件的系统。经过多年的改造升级，VME系统已经发展的非常完善，围绕其开发的产品遍及了工业控制、军用系统、航空航天、交通运输和医疗等领域，在核电子和高能物理实验领域也已经广泛应用。1987年推出的VXIbus系统是一种用于模块化仪器的总线系统。它是VMEbus在仪器领域的扩展，即VMEbusExtensionsforInstrumentation的缩写。VXIbus系统是在VMEbus系统的基础上，针对仪器的特殊要求扩展而成的。VXIbus系统具有模块式结构、高速数传、系统组建及使用灵活方便、易于充分发挥计算机效能和标准化程度高等诸多优点，因而得到迅速发展和推广。总线技术在核科学和技术领域内早在上世记六十年代推出了CAMA47总线技术外围设备互连总线(PeripheralComponentInterconnect-PCI)由Intel公司于1993年提出后，很快成为PC行业新的事实上的标准，PCI总线是一种同步的、独立于CPU的32/64位局部总线，带来了真正的即插即用(PlugandPlay)功能，大大提高了系统的数据采集率。CompactPCI总线由多家厂商于1994年提出，是PCI总线的规范之一，也是PCI总线的增强和扩展，在电气上完全与PCI总线兼容，具有抗振颤和利于散热等，更适合于工业测控的应用。其数据宽度同PCI，最高传输速率可达528MB/s。PXI总线是1997年美国NationalInstrument(NI)公司发布的一种高性能低价位的开放性、模块化仪器总线。PXI是PCI在仪器领域的扩展(PCIextensionsforInstrumentation)，是用于自动测试系统机箱底板总线的规范，在机械结构方面与CompactPCI总线的要求基本相同，不同的是PXI总线规范对机箱和印制电路板的温度、湿度、振动、冲击、电磁兼容性和通风散热等提出了要求，与VXI总线的要求非常相似。在电气方面，PXI总线完全与CompactPCI总线兼容。所不同的是PXI总线为适合于测控仪器、设备或系统的要求，增加了系统参考时钟、触发器总线、星型触发器和局部总线等内容。除了PXI系统具有多达8个插槽(1个系统槽和7个仪器模块槽)，PXI总线与台式PCI规范具有完全相同的PCI性能。利用PCI-PCI桥技术扩展多台PXI系统，可以使扩展槽的数量在理论上最多能达到256个。PXI将WindowsNT定义为其标准软件框架，并要求所有的仪器模块都必须带有WIN32设备驱动程序，使PXI成为一种系统级规范，保证系统的易于集成与使用，从而进一步降低用户的开发费用，所以在数据采集、工业自动化系统、计算机机械观测系统和图像处理等方面获得了广泛应用。通用串行总线USB(UniversalSerialBus)是由美国多家公司在1995年提出的一种高性能串行总线规范。这种串行总线具有传输速率高、即插即用、热切换(带电插拔)和可以利用总线传送电源等特点，能连接127个装置。其电缆只有一对信号线和一对电源线，可工作于最高25-400Mbps的速度，传输距离30米，轻巧便宜，目前PC机都已配上USB总线接口。近年来USB开始用于核电子和高能物理实验领域数据获取系统中。总线技术外围设备互连总线(PeripheralCompon48总线技术测控总线的发展：第一代：GPIB总线、智能仪器第二代：个人仪器第三代：模块化仪器总线VXI、PXI

USB返回总线技术测控总线的发展：返回49专用集成芯片（ASIC）ASIC是根据应用的特定需要专门设计和开发的集成电路，因而在性能上比通用芯片更符合应用的要求，但是ASIC的开发涉及到微电子学，需要一套专门的硬、软件设施和专业的技术人员，开发成本高，因而一般用在大批量的需求。目前在大型核仪器系统特别在高能物理实验和核核医学成像中已经开始广泛应用，例如CERN研制的HPTDC应用在高能物理实验中时间数字编码；又如ATLAS实验装置中薄间隙室TGC采用快电荷灵敏放大型结构的ASIC作为近40万通道的前端读出。返回专用集成芯片（ASIC）ASIC是根据应用的特定需要专门设计50可编程逻辑器件（PLD）FPGA（现场可编程门阵列）与CPLD（复杂可编程逻辑器件）都是可编程逻辑器件（PLD），它们是在PAL,GAL等逻辑器件的基础之上发展起来的。同以往的PAL,GAL等相比较，FPGA／CPLD的规模大，它可以替代几十甚至几千块通用IC芯片。这样的FPGA／CPLD实际上就是一个子系统部件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。经过了十几年的发展，许多公司都开发出了多种可编程逻辑器件。比较典型的就是Xilinx公司和Altera公司的的FPGA和CPLD器件系列，还有许多其它类型器件，如：Lattice，Vantis，Actel，Quicklogic，Lucent等。尽管FPGA,CPLD和其它类型PLD的结构各有其特点和长处，但概括起来，它们是由三大部分组成的：可编程逻辑器件（PLD）FPGA（现场可编程门阵列）与CP51可编程逻辑器件（PLD）FPGA,CPLD和其它类型PLD的结构各有其特点和长处，但概括起来，它们是由三大部分组成的：一个二维的逻辑块阵列，构成了PLD器件的逻辑组成核心。输入／输出块：连接逻辑块的互连资源。连线资源：由各种长度的连线线段组成，其中也有一些可编程的连接开关，它们用于逻辑块之间、逻辑块与输入／输出块之间的连接。

可编程逻辑器件（PLD）FPGA,CPLD和其它类型PLD的52可编程逻辑器件（PLD）FPGA／CPLD芯片都是特殊的ASIC芯片，它们除了具有ASIC的特点之外，还具有以下几个优点：

FPGA／CPLD芯片的规模很大，其单片逻辑门数已达到上百万门，它所能实现的功能也越来越强，同时也可以实现系统集成。FPGA／CPLD芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投片风险和费用，设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计。所以，FPGA／CPLD的资金投入小，节省了许多潜在的花费。用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实现不同的功能。FPGA／CPLD软件包中有各种输入工具和仿真工具，及版图设计工具和编程器等全线产品，电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。当电路有少量改动时，更能显示出FPGA／CPLD的优势。电路设计人员使用FPGA／CPLD进行电路设计时，不需要具备专门的IC(集成电路)深层次的知识，FPGA／CPLD软件易学易用，可以使设计人员更能集中精力进行电路设计，快速将产品推向市场。返回可编程逻辑器件（PLD）FPGA／CPLD芯片都是特殊的AS53数字信号处理器（DSP）数字信号处理器速度快。DSP已经在许多方面得到广泛应用，技术上比较成熟。资源非常丰富，便于集成比较复杂的系统。DSP芯片还有强大的数字信号处理功能。返回数字信号处理器（DSP）数字信号处理器速度快。返回54嵌入式系统嵌入式系统是指嵌入式计算机(EmbeddedComputer)及其应用系统，嵌入式计算机是嵌入于各种设备及应用产品内部的计算机系统，它主要完成信号控制的功能，体积小，结构紧凑，可作为一个部件埋藏于所控制的装置中，它提供用户接口、管理有关信息的输入输出、监控设备工作，使设备及应用系统有较高智能和性价比。嵌入式系统由嵌入式硬件与嵌入式软件组成，硬件以芯片、模板、组件、控制器形式埋藏于设备内部，软件是实时多任务操作系统和各种专用软件，一般固化在ROM或闪存中。软硬件可剪裁，适用于对功能、体积、成本、可靠性、功耗有严格要求的计算机系统中。返回嵌入式系统嵌入式系统是指嵌入式计算机(EmbeddedCo55软件设计中面向对象方法在建立大型核仪器系统过程中，软件开发（包括离线和在线软件）是极为重要环节。重用（复用）技术在软件开发中越来越显示出其重要性，它不仅可减小开发的工作量，缩短软件开发周期，而且使软件的可靠性和可维护性得到有力的保证。二十世纪六十年代中期，软件领域提出了面向对象的编程（OOP）方法，由于OOP的抽象性、封装性、继承性、多态性和动态连接等一系列特性，使重用技术在真正意义上有了发展的基础，特别是面向对象语言C＋＋的广泛应用，重用技术得到了迅速的发展。在面向对象的软件框架（Framework）概念提出来之后，不仅仅解决了代码级的重用，而且包含了分析和设计的重用。对程序设计者而言，最花费时间之处是某个实际系统的分析和建立与该系统的相适应的OOP模块。如果存在着一种与实际系统相似的抽象系统，并由该抽象系统用OOP方法开发好了的系统模块，那么，用户就可以在系统和模块级别上重用其资源；这种级别上的重用是一种软件框架级别上的重用，这种可重用的分析和设计的方法，可称之为软件框架的设计方法。软件设计中面向对象方法在建立大型核仪器系统过程中，软件开发（56软件设计中面向对象方法在核科学和技术领域最为突出的范例是CERN开发了基于面向对象编程风格的集数据获取、数据分析、数据模拟为一体的ROOT系统。ROOT系统是一个基础性框架体系，具有面向对象编程的所有特征，用面向对象语言C＋＋编写，提供了与PAW和GEANT等已在高能物理界应用多年的系统之间接口，可以很方便把原系统中信息转换到ROOT系统中来进行处理和操作。ROOT系统为事例产生、事例重建、探测器模拟、数据分析和数据获取提供一组公共的工具和特性。ROOT已经在很多领域特别是高能物理领域得到广泛的应用，自1999年至今已经举行了7次国际会议，发表了几百篇有关ROOT本身发展及其应用的学术论文。返回软件设计中面向对象方法在核科学和技术领域最为突出的范例是CE57核电子学方法第六章数据采集

核电子学方法第六章58第六章数据采集§1计数设备§2多道分析器中数据获取系统§3高能物理实验中电子学和数据获取系统§4数据获取系统中新技术的应用结束第六章数据采集§1计数设备结束59§1计数设备

在数据获取中，最简单而且用得最普遍的是计数设备，它用来测量信号的计数率。定标器和计数率仪是常用的计数设备。定标器

定标器是用来测量一定时间间隔内的输入脉冲数；计数率计计数率计则是用电表直接指示出信号的计数率——单位时间内平均脉冲数。

返回§1计数设备在数据获取中，最简单60计数设备--定标器

定标器的原理框图

计数电路和计时电路一般由十进制计数器组成。定标器的输入部分通常设有极性开关S1

、缓冲级B和幅度甄别器D。计数电路的容量一般为（1000000－1）。甄别器的输出脉冲加到计数电路之前由计数门G1控制,G1

由RS触发器控制。计数设备--定标器定标器的原理框图计61定标器工作方式选择工作方式可以选择：手动起停，S5置在“不予定”方式，也不加外控信号，由手动按钮S6和S7控制计数的开始与停止。外控起停，S5置在“不予定”方式，由外加控制信号控制计数开始和停止。定时计数，S5置在“定时”方式。按下S6使计数开始，同时打开时钟门G2由石英时钟振荡器的脉冲进入计时电路进行计时。计时电路的各位译码输出端由“予定时间”S4开关选择，到达予定时间时，S4输出低电平通过门G3使RS触发器复位，停止计数。定数计时，S5置在“定计数”方式，按下S6使计数开始，同时使计时开始。但是记数的停止由“予定计数”开关S3选择决定。在此方式中，显示器显示的是时间。返回定标器工作方式选择工作方式可以选择：返回62计数设备--计数率计基本原理为了测量信号的计数率且不受信号幅度和宽度的影响，需先将信号成形为形状与幅度均为一定的电流脉冲ii(t)，脉冲的电荷量为Q，在计数率为n时，流过电流表的电流I2的平均值为nQ，电阻上降压V2平均值为nQR，正比于计数率n。电容C为了减小信号在时间上的统计涨落，为了减小涨落，这个电容越大越好；但是在计数率发生变化时，V2要达到稳定，需要一定建立时间，建立时间应为5RC，C值越大，建立时间就很长，C值应该取得适量

。计数设备--计数率计基本原理63计数率计基本电路各种实际计数率计在电路上差别主要在于电流脉冲的成形电路。用二极管泵电路产生电流脉冲的计数率计原理：

输入信号先被成形为幅度为V1宽度为Tw（5R1C1）的电压脉冲，R1为信号源内阻和D1的正向电阻之和在信号负向跳变到V1时，经D1对C1充电，C1上电压可达到V1（因为Tw≥5R1C1）C1上得到电荷为C1V1；输入信号过去后，C1经D2、C2放电。选择C2

C1，放电时间常数也为R1C1。为保证放电到稳态，应使（T－Tw）

5R1C1其中T为输入脉冲时间间隔。在C2上由于C1放电获得电压为V2，此时C1放电完成时也应有电压V2。故在放电过程中输给的电荷量为Q=C1(V1-V2)，V2＝nQR若满足nRC1<<1时，计数率计基本电路各种实际计数率计在电路上差别主要在于电流脉冲64计数率计实际电路电容c通过二极管充电、通过T三极管放电。T的集电极输出电阻很大，近似为恒流源，输出电流不受V2大小影响。因此每个电流脉冲对电容器输送电荷量应与V2无关。这种电路V2与n间有较好的线性关系。S1是计数率量程开关，S2与它同步调节，更换电位器，用来核准各量程的满刻度；S3是还原开关；S4用来选择读数建立时间；附加电阻R1为了减小负载；R0用来改善充电特性的，因为二极管在小信号时，正向电阻很大，C1被充电到接近于稳态时,由于二极管内阻增大而使充电速度变慢，R0可加速充电速度。返回计数率计实际电路电容c通过二极管充电、通过T三极管放电。T的65§2多道分析器中数据获取系统基本结构硬件多道分析器数据获取系统组成直方图（多道分析器）工作模式多定标工作模式基于计算机的多道分析器数字化谱仪返回§2多道分析器中数据获取系统基本结构返回66一、多道分析器基本结构多道分析器的功能是将输入信号按其幅度大小或按其时间间隔大小进行分类，然后按其类别作统计而获得计数按幅度大小或按其时间间隔大小分布的关系。我们把这种分布图称为直方图，从分布关系中可以得到脉冲幅度谱或时间谱。多道分析器在结构上分成两部分：模数转换器（ADC或TDC）和数据获取和处理系统。返回一、多道分析器基本结构多道分析器的功能是将输入信号按其幅度大67二、硬件多道分析器数据获取系统组成多道分析器数据获取系统

输入部分可以是ADC，也可以是TDC，其主体部分由存储器、运算器和控制器组成，显示器和输出接口电路是它的辅助部分。二、硬件多道分析器数据获取系统组成多道分析器数据获取系统68多道分析器数据获取系统各部分功能存储器起到储存各道计数的作用。为了存放数据，它的基本操作是选址（选道）、存入数据（写入数据）和取出数据（读出数据）。通常用随机存取存储器（RAM）实现。运算器完成被选中道的计数累加功能，即在该道原有计数上加1；控制器在接收输入部分送来的存储命令之后，发出一系列操作命令，这些命令包括有：从输入部分取出地址码、对存储器选址、将被选中道的原有计数读入运算器、使运算器作加1运算、将累加之后计数写回被选中道的存储单元中去和发回获取完毕的回答信号使输入部分的占用封锁解除；硬件多道分析器显示器用来实时地显示已存入的谱曲线（直方图），多用CRT显示谱形显示，把存储器内各道计数作为纵座标、道址作为横座标在荧光屏上显示出来；接口电路作为多道分析器与外部设备（如打印机、描迹仪和计算机等设备）之间连接的电路。

返回多道分析器数据获取系统各部分功能存储器起到储存各道计数的作用69三、直方图工作模式－多道分析器数据获取过程多道分析器数据获取和处理系统的主要功能是：完成大量经过量化处理的信息按类（数码）进行统计，并将结果存储起来。三、直方图工作模式－多道分析器数据获取过程多道分析器数据获取70多道幅度分析器数据获取过程

输入部分由ADC变换成数码，当变换结束时，向数据获取系统发出存储命令。由控制器发出取址命令，把ADC输出的码送到存储器的地址寄存器。控制器发出读信号，按道地址取出该道的已有存数送到数据寄存器上，进行加1运算。控制器再发出写信号，将数据寄存器上的新数写回该道中去。存储结束后，主机给ADC发回回答信号，解除占用封锁，允许分析下一个信号。存储器的地址寄存器和数据寄存器的数码分别经过

DAC1和DAC2变换成模拟电压，并经偏转放大器放大，送入X和Y偏转板。在偏转电压达到稳定后由控制器发出辉度脉冲，在CRT的屏幕上显示一个亮点。

返回多道幅度分析器数据获取过程输入部分由ADC变换成数码，当变71四、多定标测量

道址逐道步进，按时间顺序（或其它物理参量变化顺序）测量核事件，测量结果以数码形式存入各道。多定标测量属于这种类型。在放射性测量中，有时需要测量脉冲计数率随时间的变化，如放射性核素衰变曲线的测量。按时间顺序测量各段时间间隔内的脉冲计数，并依次记录在存储器的各个存储单元，这种测量方式称为多定标测量方式。四、多定标测量道址逐道步进，按时间顺序（或其它物理参量变化72多定标模式工作过程输入脉冲经过定时与门G送到数据寄存器进行计数。在测量开始之前，地址寄存器被清零。测量时从第0道开始；读命令先把第0道的已有存数读到数据寄存器中；由计数开始脉冲②把触发器C置“1”。C的输出信号打开G，输入脉冲便在数据寄存器中积累计数；达到预定测量时间后，控制器送出计数结束脉冲③将C置“0”，关闭G；发出写命令⑤把数据寄存器的计数写回到第0道，随后控制器发出一个道步进脉冲⑥，使地址寄存器步进到下一道，开始下一道测量。这样继续下去直到最后一道，完成了一次测量。

道步进时间为

Tc+T，Tc为读写周期,T为一道的预定测量时间。b为各点波形图。c是多定标测量放射性核素衰变曲线的例子返回多定标模式工作过程输入脉冲经过定时与门G送到数据寄存器进行计73四、基于计算机的多道分析器由输入电路（ADC或TDC）、接口电路和计算机组成；在输入电路（ADC或TDC）完成变换后，接口电路接收到一个标记信号，通过本地的数据线从输入电路读取数据，以“事例方式”放在接口电路中缓冲存贮器；当缓冲存贮器达到一定数据量后发出一个标记信号，通过计算机的输入/输出（I/O）总线通知计算机，计算机通过I/O总线将缓冲存贮器中读取“事例数据”（有中断方式或DMA方式等）到计算机的中，完成了数据获取功能；数据获取、直方图建立和谱的显示都由计算机软件来实现；充分利用了计算机的丰富的硬、软件资源。

四、基于计算机的多道分析器由输入电路（ADC或TDC）、接口74四、基于计算机的多道分析器在计算机获得数据后，充分利用了计算机的丰富的硬、软件资源，建立直方图方式的存贮和实时显示等操作完全由软件完成，不仅如此，利用计算机的硬软件资源还可以完成对数据获取预置各种条件（例如预置记录时间等）、数据的打印或描迹输出和数据分析等，使多道分析器的功能更加完善、丰富，使用更为灵活。当前一般选择台式或笔记本式的个人计算机（PC机）作为基于计算机的多道分析器的主机。目前，纯硬件多道分析器已经逐渐被基于计算机的多道分析器所替代，即使是独立自治的多道分析器内部也带有CPU智能芯片。

返回四、基于计算机的多道分析器在计算机获得数据后，充分利用了计算75接口电路接口电路是硬件设计的关键，接口电路中通常包括有数据锁存、缓冲存贮、寻址、中断或DMA信号产生以及时序控制逻辑等基本电路模块。有时还有若干组寄存器和计数器，用于计算机对数据获取预置各种条件和自动控制记录时间等功能。目前接口电路与主机之间通讯有两种方式：一种是直接与计算机的输入/输出（I/O）总线相连接；另一种是与计算机的通用串行总线（USB）接口相连接，这时接口电路必须有驱动和接收USB的相应电路。接口电路接口电路是硬件设计的关键，接口电路中通常包括有数据锁76返回通用接口电路框图返回通用接口电路框图77接口电路通讯接口电路与输入电路之间通讯通过一组自定义总线，包括数据线和时序控制线等（有时还有地址线），用来完成接收变换完成标记信号，读取数据并存入到缓冲存贮器中。接口电路内部也有一组自定义总线，将信号和数据从输入电路一端有序地传送到计算机一端；或将命令和数据从计算机一端有序地传送到接口电路内部以及输入电路一端。可以采用可编程逻辑器件（PLD）如FPGA（现场可编程门阵列）或CPLD（复杂可编程逻辑器件）来设计和实现接口电路；也可以采用单片机和针对一种特定的计算机输入/输出（I/O）总线的专用接口芯片实现。返回接口电路通讯接口电路与输入电路之间通讯通过一组自定义总线，包78数字化谱仪

数字化谱仪是数字信号处理技术在核电子学中的应用是近代核电子学的一个重大发展，由于处理是在数字领域进行，优越于模拟处理。数字处理技术以它固有的适应性灵活性，能因地制宜，易于相加，即使对苛刻的环境，几乎都很容易合成任意的脉冲响应形状。能组合出最佳脉冲响应形状继而降低串列噪声，弹道亏损和堆积效应。对核探测器探测事件的处理、滤波、修正基线漂移，脉冲形状甄别比模拟处理精确。数字滤波效果好，易于提高系统的能量分辨率。数字化谱仪数字化谱仪是数字信号处理技术在核电子学中的应用是79数字化谱仪基于高速数字采样和DSP技术的数字化谱仪从前置电路来的模拟信号进行适当放大后，经过抗混叠滤波之后用高速ADC将信号波形记录下来，在DSP中按合适的权函数进行数字滤波，从而得到很佳滤波和成形。返回数字化谱仪基于高速数字采样和DSP技术的数字化谱仪返回80§3高能物理实验中电子学和数据获取系统高能实验核及粒子物理（简称高能物理）是当今物理学研究的前沿之一，在高能物理实验中，由高能粒子束相互对撞或轰击固定靶发生反应，探测器和与其相连接的电子学组成的系统测量反应产物并获取实验数据，再通过大型计算机系统的离线数据分析取得物理结果。在这一过程中，粒子探测器和相关的电子学（数据获取）系统是核心环节。高能物理实验的最终反应产物都是各种辐射粒子，与粒子探测器相关的电子学系统中基本电路单元都是由基础核电子学中发展而来的，“高能（物理）电子学”[有时称为“粒子（物理）电子学”]实际上是核电子学学科当今最活跃的分支之一。

§3高能物理实验中电子学和数据获取系统高能实验核及粒子物理81§3高能物理实验中电子学和数据获取系统当代高能物理实验显明的特点是实验规模大，这是由参加反应的粒子束高能量和高亮度（亮度是指单位时间单位面积通过的粒子数）所决定的。高能量和高亮度粒子束相互作用产生的末态粒子不仅种类和数量多而且携带的能量高，探测这样的反应产物已经不是几个探测单元能够胜任，而是由多种类型、上百万个探测单元组成的阵列来承担；这样一个系统不仅规模庞大而且结构复杂，庞大复杂的探测系统必定要求高度自动化运行。当代高能物理实验还有一个的特点是实验精度很高（例如时间分辨要求达到ps量级），而且要求探测系统排除本底能力尽可能高。

§3高能物理实验中电子学和数据获取系统当代高能物理实验显明82§3高能物理实验中电子学和数据获取系统高能电子学特色实例：ATLAS探测器系统电子学和数据获取系统返回§3高能物理实验中电子学和数据获取系统高能电子学特色返回83高能电子学特色所要处理的原始数据量很大、数据流速率非常高。以正在建造中的高能物理实验装置LHC上探测器系统ATLAS为例,原始信息量速率在1000GB/s以上。这就决定了高能电子学系统规模庞大、结构复杂；

高的数据流速率要求采用当今信息技术中高速数据传输技术，其中包括高速总线和高速网络技术；为了保证尽可能高的在线排除本底能力和减小高的数据流速率对系统的压力，采用了高度智能化的触发判选系统。大量引进了当今信息技术中可编程器件、DSP和处理器阵列等最先进的成果；同时发展了新的方法，例如多级触发判选和流水线触发等；高能电子学特色所要处理的原始数据量很大、数据流速率非常高。以84高能电子学特色当代高能物理实验中探测器系统是一个相对密封的装置，高能电子学系统中前端电子学部分，特别是前端电路与探测器固定在一起，这就带来一系列新的挑战；高能电子学中数据获取不仅决定于硬件，软件也起到十分重要的作用。数据获取软件也是一个庞大的系统，设计这样的系统采用了当代软件设计中主流的面向对象方法，特别是框架和组件技术；高度自动化运行的当代高能物理实验装置要求能够实时地、自动地监测实验装置各部分运行条件和环境条件，并能在非常情况下向操作人员提供信息，在特殊情况下自动停止实验装置运行，以保证人员和仪器的安全。这就有必要建立一套控制系统，这套系统通常称为慢控制系统或探测器控制系统，这也是高能电子学的重要组成部分。返回高能电子学特色当代高能物理实验中探测器系统是一个相对密封的装85ATLAS探测器系统Length:~46mRadius:~12mWeight:~7000tons~108electronicchannels~3000kmofcables

Tracking(||<2.5,B=2T)

:

--Sipixelsandstrips--TransitionRadiationDetector(e/separation)

Calorimetry(||<5)

:--EM:Pb-LAr--HAD:Fe/scintillator(central),Cu/W-LAr(fwd)

MuonSpectrometer(||<2.7):

air-coretoroidswithmuonchambersATLAS探测器系统Length:~46mTr86核电子学方法课件87高能粒子物理实验中电子学和数据获取系统的结构框图高能粒子物理实验中电子学和数据获取系统的结构框图88ATLAS的电子学和数据获取系统左半部是触发判选系统,右半部是前端电子学和数据获取系统。触发判选系统由一级触发、二级触发和事例过滤器等子系统组成。对撞周期小到100ns以下，用一个集中式电路来完成触发判选逻辑显得十分困难，采用流水线触发方案来解决此困难是最有效的方法。其基本思想是把触发判选的逻辑运算全过程分成许多步。每一步所需时间小于或等于一个对撞周期。每一步有一个专用的硬件来完成。一个事例判选过程，如同接力赛一样。从开始把一个任务一步接一步顺序完成，而每个硬件仅仅用来完成任务中某一步操作，而且随着事例不断输入(每个主时钟一次输入)，它也连续不断的操作。而触发输出回答(YES或NO)也是每个对撞周期一次，只是滞后了在触发过程所需总时间。ATLAS的电子学和数据获取系统左半部是触发判选系统,右半部89ATLAS的电子学和数据获取系统一级触发做到对每一个原始事例进行一次判选。因此允许完成判选时间只有小于主时钟周期(对撞作用周期)，要求快速触发，是无死时间触发判选,输入的信息仅仅是少量起关键作用的探测单元信息。一级触发之后，事例平均速率下降约1/1000，也就是说一级触发之后输出之后,输出事例平均时隔为对撞周期1000倍。以ATLAS为例，一级触发排斥比约为400：1，一级触发后事例平均间隔为

T1=nT0=400×25ns=10s其中n为排斥比，T0为对撞周期，这就允许有充分时间进行进一步触发判选。

ATLAS的电子学和数据获取系统一级触发做到对每一个原始事例90高能粒子物理实验中电子学和数据获取系统的结构框图高能粒子物理实验中电子学和数据获取系统的结构框图91ATLAS的电子学和数据获取系统第二级触发系统在第一级触发基础上，加入更多探测单元信息，进行比第一级更为精确的计算和分析，给出判选结果。二级触发通常用一些智能化电路(CPU，DSP等)来完成逻辑运算操作。第二级触发系统使事例率进一步下降。二级触发排斥比约为50：1，二级触发后事例平均间隔为0.5s，允许有更长的时间作进一步判选。

ATLAS的电子学和数据获取系统第二级触发系统在第一级触发基92高能粒子物理实验中电子学和数据获取系统的结构框图高能粒子物理实验中电子学和数据获取系统的结构框图93ATLAS的电子学和数据获取系统第三级触发系统一般基于事例已被完整组建起来之后，根据物理条件。对全事例数据进行判选。因此这一级触发判选也可称为全事例判选，也常把它称为事例过滤器。作全事例判选算法很复杂，短短几十乃至几百毫秒时间远远不够的，但是我们注意到在事例被组建起来之后，其前后次序已无关系，它们之间是互相独立的。可以独立去处理，因此十分适合于平行处理。基于这种特点第三级触发系统用一个巨大CPU阵列，用一个管理机来协调它们运作。这样一个CPU阵列称为ProcessorsFarm（处理器阵列）。被组建起来的信息包被送到处理器阵列空间中的处理单元，处理完成之后决定取舍，输出到永久存储器中去。每个处理单元处理一个事例可以化很长时间。但是很多个单元并行运作，就将速度大大提高了。ATLAS的电子学和数据获取系统第三级触发系统一般基于事例已94高能粒子物理实验中电子学和数据获取系统的结构框图高能粒子物理实验中电子学和数据获取系统的结构框图95ATLAS的电子学和数据获取系统前端电子学和数据获取系统包括前端读出电子学、读出缓冲存储和事例组建等三部分。在前端读出电子学中每一个通道从探测单元提取信号，进行模拟处理和数字化，输入到数据缓冲器等待一级触发判选。被选中事例的各通道数据进入读出驱动器（ROD）中。在一级触发滞后时间大于对撞作用周期情况下，数据缓冲器必须组织成流水线方式，为保证一级触发信号到来时仍然保存在流水线缓冲器内，流水线数据缓冲器应该有足够的深度，流水线数据缓冲器可分为模拟和数字两种，一般情况下多采用数字型。读出驱动器的功能包括数据零通道压缩和组织数据，同时起到解随机作用。返回ATLAS的电子学和数据获取系统前端电子学和数据获取系统包括96新的挑战有限的空间要求前端电路尺寸尽可能小，采用高组装密度芯片，同时又要求低的功耗。前端电路是在强的辐射环境中工作，要求有很好的抗辐射性能。前端电路与探测器一样，一般不轻易拆卸，而且长期不间断工作，因而特别强调电路长期工作的稳定性和可靠性。实验精度要求很高，对前端电路的性能提出很高的要求，如低噪声、高带宽、精密的时间分辨和高计数率等性能。为了避免模拟信息长时间保存和长距离传输带来的各种困难，因而要求在前端电路中尽可能地进行数字化处理，采用了高速ADC和TDC芯片。在不能轻易拆卸前提下，能够尽可能灵活调节电路的功能和工作条件，要求有在线可编程和自检功能。

为了解决这一系列挑战，在高能电子学的前端电路的设计中，采用先进的ASIC技术和可编程器件。在工程设施时特别要强调质量保证的各个环节，例如抗辐射试验、抗电磁干扰试验和电路老化处理等。

返回新的挑战有限的空间要求前端电路尺寸尽可能小，采用高组装密度芯97§4数据获取系统中新技术的应用电子科学和技术方面：总线技术（BUS）专用集成电路（ASIC）可编程逻辑器件（PLD）等计算机科学和技术硬件方面：数字信号处理器（DSP）嵌入式系统（EmbeddedSystem）处理器阵列（ProcessorFarm）高速网络等计算机科学和技术软件方面：面向对象（OO）虚拟仪器（VirtualInstrument）数据库（DB）图像处理等返回§4数据获取系统中新技术的应用电子科学和技术方面：返回98虚拟仪器虚拟仪器（VirtualInstrument）是指以微型计算机为核心，将微机和测量系统融合于一体，用计算机软件代替传统仪器的某些硬件的功能，用计算机的显示器代替传统仪器物理面板的测量仪器。VI的出现充分体现了“软件就是仪器”的新思想，同时打破了传统仪器结构固定、功能单一、可扩展性差等限制，使仪器的生产进入了一个崭新的阶段。VI一般由通用计算机（PC机）、数据采集模件及软件系统组成。它充分利用PC机丰富的软硬件资源快速建立数据采集应用系统，通过数据采集模件从外界采集各种信号，对信号进行实时存储、实时显示及离线分析。虚拟仪器虚拟仪器（VirtualInstrument）是指99虚拟仪器VI是一个由控制软件和硬件模件组成的复杂系统，其中控制软件是非常关键和重要的部分，通常将VI的软件系统分为：（1）硬件模件驱动部分，信号的存储，控制系统复位及多通道操作，满足采集模件“即插即用”的要求。这些功能是面向硬件的，必须满足实时、高速度的要求，通常用汇编语言设计实现。（2）虚拟仪器面板部分，这是控制软件的核心，为用户提供了美观、方便、快捷的高级交互界面。它以传统仪器的物理面板为基础，集成各种仪器的面板，比如示波器、压力表以及各种指针式仪表等等，供选择使用。它能够显示图形、数据或图表等以满足不同要求，也可以通过菜单或按钮实现功能切换。（3）离线分析部分是后期完成的工作，它对采样信号进行非实时的再现和处理，如频谱分析、图形处理等等，这部分所实现的功能是其它传统仪器所不具备的，是VI的优势部分。虚拟仪器VI是一个由控制软件和硬件模件组成的复杂系统，其中控100虚拟仪器的基本框图虚拟仪器的基本框图101返回返回102总线技术总线是指计算机、测量仪器、自动测试系统内部以及相互之间信息传递的公共通路，总线是计算机、自动测试系统乃至网络系统的基础。利用总线技术，能够大大简化系统结构，增加系统的兼容性、开放性、可靠性和可维护性，便于实行标准化以及组织规模化的生产，从而显著降低系统成本。总线的类别很多，分类方式多样，仅仅按照应用场合来分，可分为芯片总线、板内总线、机箱总线、设备互连总线、现场总线及网络总线等多种类型。总线按其应用领域可以分为计算机系统总线和测控总线。总线技术包含的内容极为广泛，我们主要讨论在核科学和技术领域的总线技术。

总线技术总线是指计算机、测量仪器、自动测试系统内部以及相互之103总线技术在核科学和技术领域内早在上世记六十年代推出了CAMAC总线，以后又提出了快总线（FastBus）。但是这些总线系统没有在其它领域得到推广，市场很小，因而不仅成本很高，而且兼容性、开放性、可靠性和可维护性等方面都存在问题。当今，在核科学和技术领域多采用工业界的通用总线。VME（VersaModuleEurocard）总线是一种通用的计算机总线，是一种开放式架构。它定义了一个在紧密耦合（closelycoupled）硬件构架中可进行互连数据处理、数据存储和连接外围控制器件的系统。经过多年的改造升级，VME系统已经发展的非常完善，围绕其开发的产品遍及了工业控制、军用系统、航空航天、交通运输和医疗等领域，在核电子和高能物理实验领域也已经广泛应用。1987年推出的VXIbus系统是一种用于模块化仪器的总线系统。它是VMEbus在仪器领域的扩展，即VMEbusExtensionsforInstrumentation的缩写。VXIbus系统是在VMEbus系统的基础上，针对仪器的特殊要求扩展而成的。VXIbus系统具有模块式结构、高速数传、系统组建及使用灵活方便、易于充分发挥计算机效能和标准化程度高等诸多优点，因而得到迅速发展和推广。总线技术在核科学和技术领域内早在上世记六十年代推出了CAMA104总线技术外围设备互连总线(PeripheralComponentInterconnect-PCI)由Intel公司于1993年提出后，很快成为PC行业新的事实上的标准，PCI总线是一种同步的、独立于CPU的32/64位局部总线，带来了真正的即插即用(PlugandPlay)功能，大大提高了系统的数据采集率。CompactPCI总线由多家厂商于1994年提出，是PCI总线的规范之一，也是PCI总线的增强和扩展，在电气上完全与PCI总线兼容，具有抗振颤和利于散热等，更适合于工业测控的应用。其数据宽度同PCI，最高传输速率可达528MB/s。PXI总线是1997年美国NationalInstrument(NI)公司发布的一种高性能低价位的开放性、模块化仪器总线。PXI是PCI在仪器领域的扩展(PCIextensionsforInstrumentation)，是用于自动测试系统机箱底板总线的规范，在机械结构方面与CompactPCI总线的要求基本相同，不同的是PXI总线规范对机箱和印制电路板的温度、湿度、振动、冲击、电磁兼容性和通风散热等提出了要求，与VXI总线的要求非常相似。在电气