中频自动增益数字电路研究

数字电子技术实验报告中频自动增益数字电路研究目录一.基础部分 41.设计任务要求 42.设计方案及论证 4(1)任务分析 4(2)系统结构设计 4(3)具体电路设计 53.制作及调试过程 6(1)制作与调试过程 6(2)遇到的问题及解决方法 64.系统测试 7(1)测试方法 7(2)测试数据(表格) 7(3)数据分析和结论 8二.发挥部分 81.设计任务要求 8(1)基础要求 8(2)提高要求 82.设计方案及论证 8(1)任务分析 8(2)方案比较 9(3)系统结构设计 12(4)具体电路设计 143.制作及调试过程 21(1)制作与调试过程 21(2)遇到的问题及解决方法 234.系统测试 23(1)测试方法 23(2)测试数据 23(3)测试数据分析 245.总结 25(1)本人所做工作 25(2)收获与体会 25(3)对课程的建议 266.参考文献 26一.基础部分1.设计任务要求用加法器实现2位乘法电路.2.设计方案及论证(1)任务分析2位乘法电路借助4位了快速进位加法器74283来实现.74283的逻辑符号图如图2-1所示:图2-1快速加法器74283的逻辑符号图A3A2A1A0和B3B2B1B0分别是输入端的加数和被加数,S3S2S1S0是输出端的和,C0位低位来的进位位,C3为向高位的进位位.快速进位加法器在运算过程中,输出C3向所有的输入信号A,B和C0逻辑运算直接得到,与各级中间进位信号无关,提高了工作速度.(2)系统结构设计2位二进制数的乘法基本运算公式原理式2-1所示:(式2-1)设2个2位二进制数A1A0和B1B0做乘法运算如上式所示,这里要用到与门和加法电路,故乘法电路系统结构由4个74LS08与门与1个快速进位加法器74283构成,该乘法电路的设计如图2-2所示:图2-22位二进制数乘法电路其中第一个与门代表了乘法结果的最低位,如式2-2所示:(式2-2)第二第三个与门代表了乘法结果的第二位,如式2-3所示:(式2-3)第四个与门代表了乘法结果的第三位,如式2-4所示,其中C1为A0B1+A1B0的进位:(式2-4)(3)具体电路设计实际的具体电路设计如图3-1所示(软件使用Multisim):图3-1Multsim仿真的乘法电路其中诸A1,A0,B1,B0分别用电键相连一个高电平(5V)和一个地,通过控制电键可以分别控制两个2位二进制数的输入取值(00B=0D,01B=1D,10B=2D,11B=3D).由图2乘法器框图所示,加法器74283的A2,A3,B0,B3,CI直接与地相连.输出诸S0~S3与数字显示屏(内置译码器)相连,输出数字.图中输入为A=01B(1D),B=11B(3D)输出S=11B(3D),在数字显示屏正确输出十进制数3.3.制作及调试过程(1)制作与调试过程基础部分的乘法电路我们在实验箱上进行操作.其中4位输入端接入实验箱十个高低电平开关中,通过该电平开关控制输入输出.TTL逻辑芯片74LS08与74LS283正确接入实验箱的插槽并根据需要准确地将它们的管脚与输入,输出,高电平,低电平相连.加法器74LS283输出正确与实验箱自带的数字显示屏(内置译码芯片)相连.打开电源,控制调节4个输入乘法电路的高低电平开关来观察数字显示屏中的数字是否正确.若正确,乘法器制作成功.(2)遇到的问题及解决方法在实验的过程中,同组一名同学电路连接完毕后不见正确输出.反复检查电路中各接线是否连接正确仍然没有发现问题.最后经过排查才发现实验箱内导线存在损坏的情况.经过选用完好的导线后该同学正确的得出了结果.这也提示我们在之后中频自动控制增益电路实验中在连接电路之前要先检查导线的完好性,防止其损坏而导致电路不能正常工作.4.系统测试(1)测试方法实验中,我们通过控制2个2位二进制输入来观察数字显示屏输出结果完成测试.(2)测试数据(表格)实验中采用不同的电平输入,最终得到输出输出关系如表4-1所示.表4-1乘法电路输入输出关系表输入A1A0输入B1B0数字显示屏输出00000010001000011000000100101110012110130010001102101041110600110011131011611119(3)数据分析和结论如上方实验数据表格所示,该以74LS08与门和74LS283加法器为基础连接的电路正确地完成了乘法运算的作用.二.发挥部分1.设计任务要求(1)基础要求设计一个电路,输入信号50mV到5V峰峰值,1kHz~10kHz的正弦波信号，输出信号为3到4V的同频率且不失真的正弦波信号.精度为8位,负载500Ω.(2)提高要求(1)中,若输出成为直流,电路如何更改?2.设计方案及论证(1)任务分析对于由运算放大器构成的普通放大电路,如反相放大器,其增益可以表示为(式2-1)若其中Rf或Ri可以根据输入电压的变化而变化,使得输入增大时增益降低,输入减小时增益提高,我们就可以实现自动增益控制. 基于这样的目标,我们想到了倒T电阻网络D/A转换电路,网络阻值受输入的数字量控制.该网络的电路图如图2-1所示:图2-1倒T电阻网络D/A转换电路考虑到运算放大器处的虚地特性，无论数字量为何值，对于电阻网络来说，各下端相当于接地,每个向左端看入对地电阻均为.因此,在网络中的电流分配应该由基准电压流出总电流,其向左流过一个电阻就被分流一半,流入运放的总电流由输入数字量控制,故流向运放的总电流如式2-2所示:(式2-2)运放输出电压为2-3式:(式2-3)若将总输出电压作为参考,输入电压提供基准电流,可以得到2-4式:(式2-4)由上式可推导出电压增益如下面2-5式所示:(式2-5)可以看出,输入倒T网络的数字量越大,增益越小,其思想是与实验要求基本契合的.(2)方案比较稍后在系统结构设计部分中我们将论述,获得增益的数字控制量的关键在于得到输入正弦信号的幅值,因而我们将基于幅值的不同获取方法进行方案设计.方案一:可以用图2-2电路对普通调幅信号进行包络检波.图2-2包络检波当检波器最初输入调幅信号时,因电容C上电压为零,调幅正电压施加在二极管D上.正半周时,D导通,对C充电.由于二极管正向电阻很小,C可以很快被充电到接近输入信号的峰值.电容上的电压建立起来后,通过信号源施加在D两端,形成反向偏压.只有在调幅信号峰值附近,D导通,C充电,而大部分时间D截止,C放电.由于放电时间常数,电容两端电压下降不多.不断循环重复下去,电容电压就重现了输入已调信号包络的形状,也就完成了峰值包络检波.可以看到,如果输入信号为未调制的载波正弦信号,输出包络将为一直流电压,其数值等于输入直流信号的幅值,将此幅值通过A/D转换电路转化为数字量对系统增益进行控制,即可在一定程度上进行稳幅.该电路的实验连接如图2-3所示:图2-3包络检波实际电路方案二:通过比较与锁存获取幅值以上方案先获得输入信号幅值,再将此幅值转化为数字量进行处理.也可以直接将输入转化为数字量,再进行幅值获取.即通过比较器与锁存器对当前瞬时值与已锁存最大值进行比较,找到正弦信号幅值,系统的具体构成及实现将在后文论述.方案三:通过运算电路进行稳幅已知输入信号幅值范围,并且有确定的输出电压范围,我们可以利用运算电路对放大的输入信号剪掉一个同频率正弦波,获得一个稳定的输出信号.电路为图2-4.图2-4运算电路进行稳幅经过仿真及实验,这样的电路在恒定的前提下效果是很好的.其难点在于获得这样一个同频正弦.我们设想采用锁相环结构进行处理.锁相环的框图为图2-5.图2-5锁相环的原理框图下面我们对该三种方法进行比较.前两种方案的主要区别在于幅值获取方法,方案一使用模拟方法进行获取,而方案二通过数字方法.而第三种方案则从另一个角度对问题进行考虑.峰值检波依赖于回路较长的放电时间,而在输入信号幅值减小的情况下,过长的放电时间会导致输出出现类似对角线切割失真的失真现象.欲消除此现象,我们需要设置比较电路，在发现输入信号峰值降低的情况下使电容迅速放电以重新开始对新振幅的检测,这样的模拟电路是困难而不稳定的. 由于锁相环的设计远超出我们目前所学课程范围,我们也没有能够购买到现成的集成器件,方案三无法完整实施.综上所述,我们选用方案二对整个系统进行设计.(3)系统结构设计根据(2)中所选定的方案,结合任务分析中的基本思想,我们对自动增益控制系统做进一步讨论.由以上分析,我们需要模数转换电路DAC模块的倒T网络对增益进行控制,而所以我们需要模数转换电路将输入转化为数字量进行处理.幅值获取为本电路实现功能的一个重要课题,由于正弦信号幅值随时间迅速变化,故若取瞬时值作为增益控制量输出稳定性将会很差.由(1)节得到的表达式,将输入输出以正弦信号代入,得式2-6:(式2-6)整理得式2-7:(式2-7)即我们需要获得输入正弦信号的幅值作为控制量对增益进行控制,这就要求电路中有相应部分对当前瞬时值进行保存并进行比较以获得信号幅值.即系统中需要包括比较器,锁存器.幅值更新模块也是本电路的一个重点.若无此模块,以上部分系统在输入幅值恒定或增加时可以正常工作.但当输入信号减小,由于其幅值恒小于已锁存的幅值,系统会将其误判为某一瞬时值而不作处理,因而增益量将保持恒定而与输入信号无关,这将造成增益偏低,进而输出偏低,自动增益控制失效.所以,我们需要在系统中加入一个定时更新系统,将当前锁存的幅值清零,重新确定,保证系统在输入信号变化的情况下正常工作.为了证明获取峰值以及稳定环节的必要性,我们对一个简单的一级锁存结构进行了仿真,仿真电路如图2-8所示:图2-8不接入获取峰值结构的实验电路图仿真结果见图2-9:图2-9不接入获取峰值结构的实验输出波形可以看到,波形失真严重且连续波动.若由单极锁存的幅值对增益进行直接控制,幅值定时清零瞬间,系统将判定输入极小,即有式2-8成立:(式2-8)实际中由于电路的限制(运算放大器供电电压等),增益无法达到无穷大,但仍会发生错误.因而在锁存器与输出之间需要另设一级锁存器保证系统工作的稳定性,并且此级锁存器与前级不能同时导通,避免由竞争冒险现象等不确定因素引入的干扰.综合以上分析,我们的电路具有如图2-10所示的结构:图2-10总体实验电路框图(4)具体电路设计本实验中我们使用的电路的整体电路图如图2-11所示图2-11整体实验电路图该电路实现了中频自动增益控制的功能.当输入增大时,电路整体增益减小;当输入减小时,电路整体增益增大.下面我们将总电路拆分成各部分电路作详细的功能说明.第一部分:数模转换电路:实验中输入的信号为50mV到5V峰峰值,1kHz到10kHz峰峰值的正弦波,为实现数字增益自动控制功能,我们需要将输入的模拟信号转换成相应的数字量,这一功能由ADC0809实现.查阅手册知,DAC0809的时钟设置为640kHz.实现A/D转换功能的电路如图2-12所示:图2-12A/D转换电路ADC0809输出8位数据,输入配备8路,可分时选通8路模拟量进行转换.选择8路模拟输入哪一路信号进行转,靠8路选择器实现.ADDA,ADDB与ADDC三位地址选择有8种状态,不同的地址可以选中8个输入通道之一,我们将它们均接地,故选择第0路作为输入通路.和分别为参考电压的负输入端.此处令,.将START,EOC和ALE相连,则地址选定了通道,也开始A/D转换,结束上一次转换就又同时启动下一次转换.输出八位数字量OUT8至OUT1,其中OUT8为最低位,OUT1为最高位.第二部分:74LS161计数器电路利用74LS161计数器来控制后面两级锁存器的锁存,由于74LS161控制锁存器锁存当前的峰值,所以计数器的时钟频率不应太大,以免在未扫描完全正弦时就输出之前得到的峰值,实际中我们设置时钟频率为1kHz.电路左半部分如图2-13所示:321321图2-13控制电路左半部分74LS161采用自然二进制8421码计数.将使能控制端ENP与ENT均接高电平,预置数据D0-D3接地,LOAD端接高电平使其失效,不使用复位功能.当74LS161记满16个数后,RCO端输出一个高电平,计数器恢复到初始的全零状态.由于在提供的实验器材中没有非门,所以我们采用与非门一端接电源的方式来代替非门,即图中的1号和2号门.1号门输出为,故3号门仅在时输出一个低电平,其余时刻为高电平.而2号门仅在计数满16次,进位端RCO输出1时输出一个低电平,其余时刻为高电平.1,2,3号门输出的电平进一步用来与后面的门电路联合实现锁存器控制功能,控制电路的右半部分如图2-14所示:图2-14控制电路右半部分图2-14与图2-13的连接在图中用数字标出,两张图中2,3信号分别对应.为高位7485比较器的输出控制端之一.图中4点输出信号控制第一级锁存器的锁存,5点输出信号控制第二级锁存器的锁存.第三部分:比较电路74LS85比较器实现当前采样值和第一级锁存器锁存值的比较,具体实现电路如图2-15所示:高位片低位片高位片低位片图2-1574LS85比较器电路低位的控制端设置为:,,图中上方74LS85为低位片,比较当前采样值和第一级锁存器锁存值的低四位,将比较结果通过,和传至高位片的,和以实现两级比较器的级联,下方74LAS85为高位片,比较当前采样值和第一级锁存器锁存值的高四位.第四部分:锁存器锁存器由两级构成,电路如图2-16所示:图2-16锁存器电路D0-D7为74LS373的八个输入端,Q0-Q7为相应的输出端,OE(低电平有效)和LE为控制端.当OE为高电平的时候,74LS373呈高阻状态,在实验中将OE接地使其一直有效.当LE为高电平时,锁存器更新锁存内容;当LE为低电平时,锁存器锁存原来的值不变.对于第一级锁存器,分析其LE的电平逻辑,将相应的逻辑关系表2-1列出,其中H代表高电平,L代表低电平.表2-1第一级锁存器的控制电平(比较器输出)(计数器进位取非)LLHLHHHLHHHL总结逻辑功能可以得出以下结论,第一级锁存在两种情况下更新内部数据：其一,比较器的输出为,即当前采样值大于锁存值时,第一级锁存器更新锁存内容,将更大的输入值锁存.其二,当74LS161记满16个时钟,进位端输出为1,则通过非门后为低电平,控制八个与门全部关闭,输出为全0至第一级锁存器的输入端,同时由表2-1知,此时第一级LE有效,将输入端的八个全零信号锁存至第一级锁存器的输出端,实现清零功能.避免一直锁存大值,无法实现由大输入值向小输入值变化的自动增益控制功能.同时,我们也可以发现一点:当电路刚刚接通时,由于第一级没有进行过数据锁存,输出端Q0-Q7为全1,此时一直成立,即第一级锁存器始终不更新数据,直至第一个清零信号到来,将第一级锁存器的输出端变为全0,电路才开始正常工作.对于第二级锁存器,分析其LE的电平逻辑,将相应的逻辑关系表2-2列出.表2-2第二级锁存器的控制电平(比较器输出)L是HL否LH是LH否L总结逻辑功能可以得出以下结论,第二级锁仅在计数器记到第15个时钟且满足此时的采样值小于第一级锁存器的锁存值时,才将第一级锁存器的输出锁存至第二级的输出端。此处选用的原因是,第一级锁存在请零前的每一个时钟都会进行比较,在第十六个时钟到来时将第一级锁存的值清零.所以为了充分利用每一次的输入输出比较结果,我们在比较十五次后才将此时存下的最大值传给第二级锁存器输出.在输入信号的幅值不变时,第二级锁存的输出应对应输入信号的峰值,且为稳定值,供给下一级作D/A转换.第五部分:数模转换电路找出当前输入峰值对应的数字量之后,我们需要将数字量转换回模拟量以得到需要的正弦波输出,数字-模拟的转换由DAC0832完成,对应的电路如图2-17所示:图2-17D/A转换电路DAC0832的电流转换电路采用电压输入,电流输出的8位倒T电阻网络,根据控制电路电平的不同可以有三种不同的工作方,分别是直通工作方式,单缓冲工作方式和双缓冲工作方式。在实验中,我们将CS,WRI,WRJ,XFER(低电平有效)接地,ILE通过电阻接电源,令DAC0832工作在直通工作方式.DI0-DI7分别与第二级锁存器的输出Q0-Q7相接,将最大值输入DAC进行转换,IOUT2接地并与运算放大器反相输入端相连,IOUT1与运算放大器的同相输入端相连.为实现自动增益控制,我们将输入信号接至RFB端,通过内部的反馈电阻作为放大器的输入电阻。运算放大器的输出电压信号接至Uref,倒T电阻网络为放大器的反馈电阻.倒T电阻网络的等效电阻值受输入数字量的控制,即输入电阻不变,电阻网络的等效电阻变化,放大器的增益也随之变化.由虚短和虚断特性,我们可以列出输入输出满足的方程式2-9:(式2-9)整理即可得到增益为式2-10:(式2-10)当输入峰值大时,相应锁存的数字量大,故增益小;当输入峰值小时,相应锁存的数字量小,故增益大.第六部分:运算放大器电路考虑到第一级的输出存在反馈,在实际中需要有带负载的能力,且输出需稳定在3~4V之间,我们在电路后面加入一级反相放大器电路,起到稳定输出,提升带负载能力,进一步对输出峰值调整的作用.电路图如图2-18所示:图2-18运算放大器电路由于在观察输出波形时发现输出峰峰值大于要求的输出峰峰值3~4V,所以我们将增益设为小于1,将输出电压线性缩小.为电路平衡,同相输入端和地间电阻为R2和R4的并联值,负载电阻为500欧姆.3.制作及调试过程(1)制作与调试过程我们在实验电路板依次按电路图的顺序插好诸逻辑芯片后由第一级ADC0809开始逐级向后进行杜邦线连接.在连接过程中其中有以下几点需要注意:A.实验板上ADC0809的插排中有两个管脚错误地连接了高低电平,需要在使用前用小刀将其连接线划开,两组LM324插排中有一组自动接好高电平与地(实验中我们为了波形输出更为准确将两根高低电平连接线划开后自己引入±12V正负电平)而另一组没有,这一点也需要注意.B.实验中有诸多分叉支路,譬如计数器74LS161的进位CO的取非信号需要和8个与门及1个与非门连接,这就需要使用电路中的插排引出多条支路进行连接.C.实验中存在许多取非逻辑,但是并没有普通的非门74LS04,故我们采用与非门74LS00一端输入接入正电平,另一端输入接入原始输入信号来达到为其取非的目的,连接时为了方便可以直接从16管脚(74LS00的高电平Vcc)引一根线过来.D.74LS00,74LS02,74LS22,74LS08逻辑门器件均只有14管脚,而所用的插排是16管脚型号的.故在插接后需要根据插的位置调整杜邦线接头的位置.尤其要注意的是16管脚的插排在8号位与16号位分别自动接入地与高电平,14管脚器件插入后必有一处无法正确接入,需要额外是用一根杜邦线从相邻正确接高电平/地的管脚引入.E.74LS22是4输入与非OC门,故在输出端需要从电源处并联一上拉电阻,本实验中采用的是5kΩ的电阻,同时该OC门管脚中有两处NC表示的是没有内部连接(NoConnection),等同于无用管脚,在插线时需注意不要将输入输出插到该管脚而导致逻辑错误.F.虽然实验板上有很多输入输出接头,但是由于实验中时钟信号的存在,势必出现接头不够用的情况,而时钟信号上插接的杜邦线不容易与时钟信号相接,易出现接触不良的现象.故我们在实验中将时钟的接头伸入实验箱的芯片插排中,利用插排固定能力强的优势固定住这些插头,而将插排本身所对应的输出端用实验箱自带的连线接入时钟信号.这个方法很好地解决了杜邦线接触不良的问题,有效地减小了噪声.G.实验室中部分实验箱可能存在故障,故应当在实验前用万用表测试实验箱的输入端以及指示灯是否正常工作再开始实验.在调试的过程中,我们将实验结果与仿真结果进行对比,边对比边调试.由于Proteus在仿真时在每个元器件的管脚均可以显示高低电平变化,故在进行输出的同时我们可用不同方法检测电路中每处的状态.其一是我们可以将某一处管脚引出的线接入实验箱中的高低电平指示灯,观察此时该点输出的电平高低.其二是万用表的使用,比如在电路接通时,我们可用万用表检测DAC0832的输入端(第二级锁存器的输出)每一位的电平高低与Proteus仿真进行对比,来检验此时到该一级D/A转换的输入是否正确.在调试电路的同时我们也在调整输入信号以及电路中时钟信号,可以通过调整输入幅值,频率与偏置的方法来观察输出是否符合自动增益控制的效果.改变时钟信号的输入也是一种很有用的调试方法.在检查74LS161的进位信号是否输出正确时可以将其时钟接入Trigger同时按按钮进行触发,观察进位信号RCO是否正确地16个时钟后输出一次高电平.(2)遇到的问题及解决方法本次实验中此电路反复插了4次,每一次都有不同的问题.第一次连接后波形有输出但是并不能达到自动控制增益的目的,输出随输入同等幅度变化.最后发现在实验板中我们采用了两组大插排来连接地与高电平,然而在检测中发现这两组大插排内部并未全部相连,导致了输出波形的错误.第二次连接后发现波形输出只是噪声,经人提醒后发现有些杜邦线由于连接中多次拉扯损坏导致.故我们在以后的实验连接前每次都要拿万用表蜂鸣档检查杜邦线内部是否连接.第三次连接后虽然有输出但是噪声比较明显,在调试的过程中我们曾用手按压部分芯片,发现输出波形有时随我们按压力度的变化而变化.故我们察觉到电路很多地方有可能接触不良.第四次连接后输出有了很大改善,但增益控制仍然不佳,噪声现象仍然存在.可见电路中关键逻辑和接地的部分管脚仍然没能克服接触不良的问题.在实验中我们还遇到了一些操作上的问题,比如在某次昨晚实验分析后实验箱未能立即断电,在之后的操作中不慎将LM324电源的接线触到一处不正确的电平,直接使其内部爆裂烧毁,拔下ADC芯片过于用力导致管脚断开,还有没有拔线就拿起电路板导致一些接线被拉掉.这都是我们这次实验中出现的,以后应该杜绝的问题.4.系统测试(1)测试方法我们将电路的测试分成两部分来进行.首先,对仿真电路进行测试调整,改变输入和输出的参数,记录相应的输入与输出。再者，对实际连接的电路进行测试,记录波形的相关数据.(2)测试数据利用Proteus仿真软件,我们首先对输入频率做改变,发现输出波形的频率很好地跟随了输入频率的变化,实际电路也同样实现了输入输出频率相同.以下主要针对输入和输出正弦波的峰值进行数据讨论,在Proteus中我们设置输入信号峰峰值由50mV到5V变化,选取其中几个代表点,利用虚拟示波器测出中频自动增益控制电路的输出电压值,将结果列表得表4-1:表4.1Proteus仿真输入输出峰峰值比较503.7013.1033.302003.201.53.2043.205003.0023.4053.