2022年山西职业技术学院计算机网络技术专业《计算机组成原理》科目期末试卷B(有答案)

2022年山西职业技术学院计算机网络技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1128KBCache16B，81234567H的单Cachetag应为（）。A.1234H B.2468H C.048DH D.12345H2、下列关于ROM和RAM的说法中，错误的是（）。I.CD-ROM是ROM的一种，因此只能写入一次ⅡFlash快闪存储器属于随机存取存储器，具有随机存取的功能Ⅲ.RAM的读出方式是破坏性读出，因此读后需要再生IV.SRAM读后不需要刷新，而DRAM读后需要刷新A.I、Ⅱ 、ⅢⅣ C.Ⅱ、Ⅲ 、Ⅱ、lⅢ332位，按字节编址，采用小端Endian）方式存放数据。假定double1122334455667788H00008040H开00008046H中存放的是（）。A.22H B.33H C.66H D.77H4、用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（）。A.2 B.3 C.4 D.55、在补码一位乘中，若判断位YnYn+1=01，则应执行的操作为（）。

，然后右移一位

补，然后右移一位补[x]

，然后左移一位补，然后左移一位补6、一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据。这种总线事务方式称为（）。A.并行传输 B.串行传输 C.突发传输 同步传7、在计数器定时查询方式下，正确的描述是（）。总线设备的优先级可变C.各设备的优先级相等D.对硬件电路故障敏感8、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存9、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。A.目标程序B.编译程序C.解释程序D.汇编程序107200r/min8ms1000个扇区，则访问一个扇区的平均存取时间大约是（）。A.8.1msB.12.2msC.16.3msD.20.5ms11、下列操作中，不属于“中断隐指令”所完成的是（）。I.关中断II.开中断III.保护现场IV.保存断点V.将中断服务程序首地址送PCA.I，II B.II，III，V C.II，III D.III，V12、在CPU的状态字寄存器中，若符号标志位SF为“1"，表示运算结果是（）。A.正数 B.负数 非正数 不能确13、指令寄存器中寄存的是（）A.B.已执行完了的指令C.正在执行的指令D.要转移的指令14、下列对RISC的描述中，正确的有（）。I.支持的寻址方式更多Ⅱ.大部分指令在一个机器周期完成Ⅲ.通用寄存器的数量多Ⅳ.指令字长不固定A.I、Ⅳ 、Ⅲ C.I、Ⅱ、Ⅲ D.、Ⅱ、、Ⅳ15、假设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节为位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（PC）+l-PC。若当3008H300FH，则该转移指令第二个字节的内容应为（）；若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为（）。A.05H，F2H B.07H，F3H C.05H，F3H D.07H，F2H二、填空题16、指令格式是指令表示的结构形式，通常格式中由操作码字段字组成。17、对存储器的要求、 、 为了解决这三个方面的矛盾。计算采用多级存储器体系结构。18、不同机器有不同，RISC指令系统指令系统的改进。19、广泛使用和 都是半导体随机读写存储器，它们共同的缺点 20、多媒体CPU是带技术的处理器。它是一技术，特别适合于图数据处理。21、运算器的两个主要功能是， 22、闪速存储器能提供高性能、低功耗、高可靠性以能力，因此作于便携式电脑中。23、主存储器容量通常以MB表示，其中M= ，B= 硬盘容量通常以GB表示其中G= .24、RISC的中文含义，CISC的中文含义 25、按IEEE754标准，一个浮点数的阶码E的值等于指数加上一个固定的三、名词解释题26、无条件转移：27、UART：28、总线：29、音频合成：四、简答题30、总线的一次信息传送过程大致分哪几个阶段？31、什么是串行总线？什么是并行总线？试比较它们的应用场合。32、说明计数器定时查询工作原理。33、试比较同步控制、异步控制和联合控制的区别。五、计算题34、设浮点数字长为16位，其中阶码5位（含一位阶符），尾数11位（含一位数符），将十进制数+13/128写成：二进制定点数和浮点数，并分别写出它在定点机和浮点机中的机器数形式。35、设存储字长和指令字长均为24位，若指令系统可完成108种操作，且具有直接、一一次间接寻址、多次间接寻址、变址、基址、相对和立即这7种寻址方式，则可在保证最大范围内直接寻址的前提下，指令字中操作码占几位？寻址特征位占几位？可直接寻址的范围是多少？一次间接寻址的范围是多少？多次间接寻址的范围又是多少？36、假定硬盘传输数据以32位的字为单位，传输速率为IMB/s。CPU的时钟频率为50MHz采用程序查询的输入/输出方式，假设查询操作需要100CPUI/O查询所花费的时间比率，假定进行足够的查询以避免数据丢失。采用中断方法进行控制，每次传输的开销（包括中断处理）为100求CPU为传输硬盘数据花费的时间比重。采用DMA控制器进行输入/输出操作，假定DMA的启动操作需要1000个时钟周期，DMA完成时处理中断需要500个时钟周期。如果平均传输的数据长度为4KB，问在硬盘工作时处理器将用多少时间比重进行输入/输出操作，忽略DMA申请使用总线的影响。六、综合题37、某计算机的主存地址空间大小为256MB，按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式。现有两个功能相同的程序A和B，其伪代码如下所示：假定int类型数据用32位补码表示，程序编译时，i、j、sum均分配在寄存器中，数组a按行优先方式存放，其首地址为320（+进制）。请回答下列问题，要求说明理由或给出计算过程。若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少？数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache行号从0开始）？程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？38、某16位计算机的主存按字节编码，存取单位为16位；采用16位定长指令字格式：CPU采用单总线结构，主要部分如下图所示。图中R0~R3为通用寄存器：T为暂存器：SR为移位寄存器，可实现直送（mov）、左移一位.（left）和右移一位（right）3种操作，控制信号为SRop，SR的输出由信号SRout控制：ALU可实现直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）、A加1（inc）7种操作，控制信号为ALUop。请回答下列问题。图中哪些寄存器是程序员可见的？为何要设置暂存器T？控制信号ALUopSRop的位数至少各是多少？控制信号SRout所控制部件的名称或作用是什么？端点①~⑨中，哪些端点须连接到控制部件的输出端？~写出连线的起点和终点，以正确表示数据的流动方向。MUX的一个输入端是2？39、某机器字长32位，CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统，设指令字长等于机器字长。如果主存可直接或间接寻址，采用寄存器-存储空间是多少？试画出指令格式。在1）的基础上，如果采用通用寄存器作为基址寄存器，则上述寄存器-存储器间。参考答案一、选择题、C、D、A、C、B、C、A、A、C、B、C、D13、C，、B、C二、填空题16、二进制代码地址码17、容量大速度快成本低18、指令系统CISC19、SRAMDRAM断电后不能保存信息20、MMX 多媒体扩展结构21、算术运算逻辑运算22、瞬时启动固态盘23、220 8位（1个字节）23024、精简指令系统计算机复杂指令系统计算机25、真值偏移量三、名词解释题26、无条件转移：一种转移指令类型，不管状态如何，一律进行转移操作。27、UART：通用异步接收器/发送器，一种典型的集成电路异步串行接口电路。28、总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数据总线、地址总线和控制总线。29、音频合成：使计算机能够朗读文本或者演奏出音乐的过程，如将文字信息转化成语音信息，或者将MIDI数据文件转化成音乐信号。四、简答题30、答：分五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、状态返回（或错误报告）。31、答：采用一条数据线进行传输的称为串行总线；并行总线采用多条线路进行传输数据；串行总线使用于较长的距离传输；并行总线适用于距离较短的高速传输；32、答：计数器定时查询方式工作原理：总线上的任一设备要求使用总线时，通过BR线发出总线请求。总线控制器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备相一致时，该设备置“1”BS线，获得总线使用权，此时中止计数查询。33、答：同步控制方式：任何一条指令或指令中任何一个微操作的执行都是事先确定的，并且都是受统基准时标的时序信号所控制的方式。异步控制方式：不存在基准时标信号，没有固定的周期节拍和严格的时钟同步，执行每条指令和每个操作需要多少时间就占用多少时间。联合控制方式：是前两者的相结合。对各种不同指令的微操作实行大部分统一，小部分区分对待的方法。五、计算题34、解析：假设x=+13/128其二进制形式可以表示为：x=0.0001101000。定点数表示：x=0.0001101000。浮点数规格化表示：0。定点机中：[x]=[x]=[x]=0.0001101000。原 补 反浮点机中：[x]原=1，0011；0.1101000000。[x]补=1，1101；0.1101000000。[x]反=1，1100；0.1101000000。35、解析：1087位（27=128）。由于指令系统中有种寻址方式，因此寻址特征位占3位。由于地址码的位数为24-7-3=14214。由于存储字长为24位，因此一次间接寻址的范围为224。由于多次间接寻址需要使用一位来标志是否间接寻址完毕，因此只有23寻址，寻址范围为223。36、解析：本题考查计算机的性能指标和I/O方式。先计算每次传输过程的平均时间，然后根据程序查询、中断和DMA方式的特点计算外设I/O的时间占整个CPU时间的百分比。1）采用程序查询的输入/输出方式，硬盘查询的速率为1MB/4B=250k（每秒查询次数）。查询的时钟周期数为250k×100=25000k.占用的CPU时间比率为25000k/50M=50%。2）采用中断方法进行控制，每传送一个字需要的时问为（32bit/8）÷1MB/s=4𝜇s.CPU时钟周期为1/50MHz=0.02μs.得到时间比重为100×0.02/4=50%。采用DMA控制器进行输入/输出操作，平均传输的数据长度为4KB.传送的时间为4KB÷1MB/s=4ms在DMA传输的过程中，CPU不需要进行操作，所以CPU为传输硬盘数据花费的时间比重为0.02×1500/（4000+0.02×1500）=0.74%.六、综合题37、解析：1）Cache结构如下。VV…TagData此处的行即为块（Block）。直接映射下，每块的Cache结构一般分为4个部分，其中，V：1位，表示所在的块是否有效。…：表示用于Cache一致性维护和替换算法的控制位。TAG：地址转换标记。如果不计算“…”部分，则Cache的大小由V、Tag和Data（数据）3部分组成。在直接映射中，可以将地址分为如下3个部分：TagTag快索引块内本题中，总的寻址位数为28位（228=256M）：块内位为6位（25-64），5~0位；块索引为3位（23=8），8~6位。因此，Tag=28-6-3=19位，即27~9位。每行（块）的大小=V+Tag+数据=1+19+64×8位。数据Cache有8行，总容量为（1+19+64×8）×8/8=532B。由于数组在存储器中按行优先方式存放，因此每个数组元素占4B首地址为320，因此可知：a[0][31]在存储器中的地址为320+31×4=444=000110111100Ba[l][1]在存储器中的地址为320+（256+1）×4=1348=010101000100B按直接映射方式，地址分为3部分，块索引在地址的8~6位，因此两地址所对应的块索引分别为6（110B）、5（101B）。数组a大小64B，相当于16A，如果是按行连续存放的，那么从主存读入一块到Cache（一次失配）后，随后的15Cache命中，读一次管16次，因此命中率为[（216-212）/216]×100%=93.75%程序B随列访问数组a，由于Cache的容量太小，读入的数据块留不到下次用便又被替换，因此每次都失败，命中率为0%。另一种算法是，由于数组a一行的数据量为1KB>64B，因此访问第0行时，每个元素都不命中，由于数组有256列，数据Cache仅有8行，故访问数组后续列元素仍然不命中，于是程序B的数据访问命中率为0%。由于从Cache读数据比从内存读数据快很多，因此程序A的执行时间更短。分析：、Tag、Data是每个Cache块（行）的