2022年山东交通职业学院计算机网络技术专业《计算机组成原理》科目期末试卷B(有答案)

2022年山东交通职业学院计算机网络技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1368KB32量为（）。A.1MB B.4MB C.8MB D.32MB2Cache4MB4lMB，主256MB/30ms，Cache的读/3ns/写时间3.27msCache的命中率为（）。A.90% B.95% C.97% D.99%3、在原码两位乘中，符号位单独处理，参加操作的数是（）。A.原码B.绝对值的补码C.补码D.绝对值448位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将8位寄存器中，则下列运算会发生溢出的是（）。A.rlxr4 B.r2xr3 C.rlxr4 D.r2xr45、在定点机中执行算术运算时会产生溢出，其根本原因是（）。A.主存容量不够运算结果无法表示D.栈溢出6、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）A.32bit264MB/s B.20bit254MB/s C.20bit264MB/sD.32bit254MB/s7、总线按连接部件不同可分为（）。片内总线、系统总线、通信总线C.I/O总线、DMA总线D.ISA总线、VESA总线、PCI总线8、已知计算机A800MHzA12s。现在硬件设计人员想设计计算机B，希望该程序在B后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的1.5倍。那么，机器B的时钟频率至少应为（）能运到所希望的要求。A.800MHz B.1.2GHz C.1.5GHz D.1.8GHz9、完整的计算机系统应该包括（）。A.B.外部设备和主机C.主机和应用程序D.主机、外部设备、配套的软件系统10、CRT的分辨率为1024×512像素，像素的颜色数为256，则刷新存储器的容量为（）A.256MB B.IMB C.512KB D.2MB11、中断响应是在（）A.一条指令执行开始B.一条指令执行中间C.一条指令执行之术D.一条指令执行的任何时刻12、在程序执行过程中，（）的循环之中。A.控制器B.CPU 指令存储器 指令译码13、下列部件中不属于执行部件的是（）。A.控制器B.存储器C.运算器D.外部设备143Atl0条指令，则需要的时间为（）。15、下列关于一地址指令的说法正确的是（）。只有一个操作数一定有两个操作数，其中一个是隐含的，完成功能C.如果有两个操作数，则两个操作数相同，完成功能D.可能有两个操作数，也可能只有一个操作数二、填空题16、指令格式是指令表示的结构形式，通常格式中由操作码字段字组成。17、RISC的中文含义，CISC的中文含义。18、不同的CRT显示标准所支持的最和 数目是不同的。19、形成指令寻址的方式，称为指令寻址方式，有顺序寻址寻址两种，使用 来跟踪。20、汉字、 、 是计算机用于汉字输入、内部处理、输出三种同用途的编码。21、汉字、 、 是计算机用于汉字输入、内部处理、输出三种不用途的编码。22、按IEEE754标准，一个浮点数、 、 三个域组成。23、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采传送、 传送、 传送。24、由于存储器芯片的容量有限，所以往往需要和 两方面进行扩充才能足实际需求。25、按IEEE754标准，一个浮点数的阶码E的值等于指数加上一个固定的三、名词解释题、并行传输：、操作系统：29、向量地址：四、简答题30、中断处理过程包括哪些操作步骤？31、在CPU中，哪些寄存器属于控制用的指令部件？它们各起什么作用？32、请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？33、能不能说CPU的主频越快，计算机的运行速度就越快？为什么？五、计算题34、设某机主存容量为16MB，Cache的容量为8KB，且按字节编址。每字块8个字，每字32位。设计一个4路组相联映射的Cache组织。画出主存地址字段中各段的位数。设Cache初态为空，CPU依次从主存0，1，2，…，99100个字（主存一次读出一个字），并重复此次序10次，问命中率是多少？若Cache5倍，试问有Cache和无Cache相比，速度提高多少倍？系统的效率是多少？35、设有主频24MHz的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求：机器的工作速度。解：3630ms，平均等待时间为10ms，数据传输率为500B/ms10003000B“块+数据传输时间。另外，使用CPU更新信息所需时间为4ms，并且更新时间同输入/输出操作不相重叠。试问：1）2）若磁盘机的旋转速度和数据传输率都提高一倍，更新全部数据需要多少时间？六、综合题37、用16K×16位的SRAM芯片构成64K×32位的存储器。要求画出该存储器的组成逻辑框图。38、某程序中有如下循环代码段p：“for（inti=0；i<N；i++）sum+=A[i]；”。假设编译时变量sum和i分别分配在寄存器R1和R2中。常量N在寄存器R6中，数组A的首地址在寄存器R3中。程序段P起始地址为08048100H，对应的汇编代码和机器代码见下表。M32bne式：OP为操作码：Rs和Rd为寄存器编号：OFFSET为偏移量，用补码表示。请回答下列问题，并说明理由。M的存储器编址单位是什么？已知sllA中每个元素占多少位？表中bne指令的OFFSET字段的值是多少？已知bne指令采用相对寻址方式，当前，PC内容为bne指令地址，通过分析题表中指令地址和bne指令内容，推断出bne指令的转移目标地址计算公式。若M采用如下“”的5级指令流水线：IF（取指）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起3个时钟周期的阻塞，则P中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令1的执行不会因为与指令5的数据相关而发生阻塞？39、图是从实时角度观察到的中断嵌段。试问：这个中断系统可实现几重中断？请分析图中的中断过程。参考答案一、选择题、D、D、B、B、B、A、A、D、D、C、C、A、A、C、D二、填空题16、二进制代码地址码17、精简指令系统计算机复杂指令系统计算机18、分辨率颜色19、跳跃程序计数器20、输入编码内码字模码21、输入编码（或输入码）内码（或机内码）字模码22、符号位阶码尾数23、并行串行复用24、存取时间存储周期存储器带宽25、真值偏移量三、名词解释题26、SRAM：静态随机访问存储器，采用双稳态电路存储信息。27、并行传输：每个数据位都需要单独一条传输线，所有的数据位同时进行传输。（在采用并行传输方式的总线中，除了有传输数据的线路外，还可以具有传输地址和控制信号的线路，地址线用于选择存储单元和设备，控制线用于传递操作信号）28、操作系统：主要的系统软件，控制其它程序的运行，管理系统资源并且为用户提供操作界面。29、向量地址：向量地址是存放服务程序入口地址的存储单元地址，它由硬件形成3.双重分组跳跃进位：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。四、简答题30、答：中断处理过程如下：⑴设备提出中断请求；⑵当一条指令执行结束时CPU响应中断⑶CPU设置“中断屏蔽”标志，不再响应其它中断请求⑷保存程序断点（PC）⑸硬件识别中断源（移到中断服务子程序入口地，址）⑹用软件方法保存CPU现场⑺为设备服务⑻恢复CPU现场⑼“中断屏蔽”标志复位，以便接收其它设备中断请求⑽返回主程序31、答：（1）程序计数器PC，提供取指地址，从而控制程序执行顺序。（2）指令寄存器IR，存放现行指令，作为产生各种微操作命令的基本逻辑依据。（3）程序状态寄存器PS，记录程序运行结果的某些特征标志，或用来设置程序运行方式与优先级。参与形成某些微操作命令。32、答：SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。33、答：不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅与主频有关，还与数据通路结构，时序分配方案、ALU运算能力、指令功能强弱等多种因素有关，要看综合效果。五、计算题34、解析：主存地址字段如图所示。由于CacheCPU读0号单元时不命中，必须访存，同时将该字所在的主存块调入Cache（调入内存一定是一整块调入，而一块包括8个单接着CPU读1~7号单元均命中。同理，CPU读8，16，…，96号单元均不命中。可见，CPU在连续读100个字中共有139次循环读100个字全部命中，命中率为100×10−13×100%=98.7%100×105t，Cache的存储周期为t，没有Cache的访问时间是5t×l000，有Cachet×（1000-13）+5t×13，则有Cache和无Cache相比，速度提高的倍数为

5𝑡×1000 −1=3.75𝑡(1000−13)+5𝑡×13𝑡 ×100%=0.987𝑡+(1−0.987)×5𝑡35、1）主频为24MHz的意思是每秒中包含24M个时钟周期，又因为执行一条指令需要4个时钟周期，故机器每秒可以执行的指令数为24M/4=6M条（600万条）。2）插入两个时钟周期，即执行每条指令需要6个时钟周期，故机器每秒可以执行的指令数为24M/6=4M条，即400万条。36、解析：由于数据块是随机存放的，因此每取出或写入一块均要定位。数据传输时间=3000B÷500B/ms=6ms.更新全部数据所需时间=2×1000×（平均寻道时间+平均等待时间+数据传输时，间）+1000×CPU更新信息时间=2×1000×（30+10+6）+1000×4=96000ms=96s磁盘机旋转速度提高一倍后，平均等待时间为5ms。数据传输率提高一倍，即1000B/ms.数据传输时间变为3000÷1000B/ms=3ms。更新全部数据所需时间=2×1000×（30+5+3）+1000×4=80000ms=80s六、综合题37、解析：所需芯片总数（64K×32）/（16K×16）=84个模块（图中用椭圆标示出来了），16K×32A15、A14进行2-4译码38、解答：该题为计算机组成原理科目的综合题型，涉及指令系统、存储管理以及CPU三个部分内容，考生应注意各章节内容之间的联系，才能更好的把握当前考试的趋势。M324B，观察表中各指令的444B1B，所以该计算机是按字节编址的。在二进制中某数左移两位相当于以乘四，由该条件可知，数组间的数据间隔为4个地址单位，而计算机按字节编址，所以数组A中每个元素占4B。由表可知，bne1446FFFAH，根据题目给出的指令格式，后2B的内容为OFFSET字段，所以该指令的OFFSET字段为FFFAH，用补码表示，值为-6.当系统执行到bne指令时，PC自动加4，PC的内容就为08048118H，而跳转的目标是08048100H，两者相差了18H，即24个单位的地址间隔，所以偏移址的一位即是真实跳转地址的-24/（-6）=4位。可知bne指令的转移目标地址计算公式为（PC）+4+OFFSET*4。由于数据相关而发生阻塞的指令为第2、3、4、6条，因为第23、4、6条指令都与各自前一条指令发生数据相关。第6五条指令与下次循环的第一条指令虽然有数据相关，但由于第6条指令后有3个时钟周期的阻塞，因而消除了该数据相关。395重中断。中断优先级的顺序是，优先权1最高，而现行程序运行于最低优先权（不妨设优先权为6）。图7-214重中断，其中断过程如下：现行程序