2021年成都师范学院计算机应用技术专业《计算机组成原理》科目期末试卷B(有答案)

2021年成都师范学院计算机应用技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1464M×8DRAM芯片采用交叉编址方式构成，3232double型变量x80400lAHx需要的存储周期数是（）。A.1 B.2 C.3 D.42、若数据在存储器中采用以低字节地址为字地址的存放方式（小端存储），则十六进制数12345678H按自己地址由小到大依次存为（）。A.12345678B.87654321C.78563412D.341278563、在浮点机中，（）是隐藏的。A.阶码 数符 尾数 D.基4、ALU属于（）。A.时序电路B.控制器C.组合逻辑电路D.寄存器5、一个浮点数N可以用下式表示：N=mrme，其中，e=rcg；me：阶码的值，一般采用移码或补码，整数；Tm：尾数的基；re：阶码的基；p：尾数长度，这里的p不是指尾数的：进制位数，当ra=16时，每4个二进制位表示一位尾数；q：阶码长度，由于阶码的基通常为2，因此，在一般情况下，q就是阶码部分的二进制位数。研究浮点数表示方式的主要目的是用尽量短的字长（主要是阶码字长q和尾数字长的和）实现尽可能大的表述范围和尽可能高的表数精度。根据这一目的，上述6个参数中只有3个参数是浮点数表示方式要研究的对象，它们是（）。A.m、e、rm B.、e、rm C.re、pq D.、p、6、在链式查询方式下，若有N个设备，则（）。A.只需一条总线请求线B.NC.视情况而定，可能一条，也可能N条D.以上说法都不对7、在计数器定时查询方式下，正确的描述是（）。总线设备的优先级可变C.各设备的优先级相等D.对硬件电路故障敏感8、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。该机的MIPS数是（）。A.100B.200C.400D.6009、（）可区分存储单元中在放的是指令还是数据。A.存储器运算 C.用户 控制器10、某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项，内容见下图对虚拟地址03FFF180H进行虚实地址变换的结果是（）。A.0153180H B.0035180H C.TLB缺失 D.缺页11、指令从流水线开始建立时执行，设指令流水线把一条指令分为取指、分析、执行三部分，且三部分的时间分别是2ns、2ns、Ins，则100条指令全部执行完毕需要（）。A.163ns B.183ns C.193ns D.203ns12、下列关于各种寻址方式获取操作数快慢的说法中，正确的是（）。I.立即寻址快于堆栈寻址Ⅱ.Ⅲ.寄存器一次间接寻址快于变址寻址Ⅳ.变址寻址快于一次间接寻址A.I、IV B.ⅡⅢ C.I、、IV 、Ⅳ13、在下列寻址中，（）寻址方式需要先运算再访问主存。A.立即 变址 C.间接 直14、隐指令指（）。操作数隐含在操作码中的指令C.隐含地址码的指令D.指令系统中没有的指令15、下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（）。A.PCI B.USB C.AGP D.PCI-Express二、填空题16、软磁盘和硬磁盘的 记录方式基本相同，但在 和 上存在较大差别。17、计算机软件一般分为两大类：一类另一类叫 操作系统属类。18、PCI总线采仲裁方式，每一个PCI设备都有独立的总线请求和总线授权两信号线与 相连。19、按IEEE754标准，一个浮点数的阶码E的值等于指数加上一个固定的20、多媒体CPU是带技术的处理器，它是一种多媒体扩展结构技术，特别适于 处理。21、在计算机术语中，和 和在一起称为CPU，而将CPU和 合在一称为主机。22、并行I/O接口 和串行I/O接口 是两个目前最具权威性和发展前景的准接23、总线同步定时协议中，事件出现在总线的时刻信号确定，总线周期的长是 的。24、微程序设计技术是利方法设计 的一门技术。25、DMA控制器访采用以下三种方法、 、 三、名词解释题26、上溢：27、不归零制NRZO：28、系统指令：29、控制存储器的容量四、简答题30、叙述带有Cache存储器的计算机，其CPU读内存一次的工作过程。31、什么是串行总线？什么是并行总线？试比较它们的应用场合。32、说明总线结构对计算机系统性能的影响。33、一个较完善的指令系统应包括哪几类？五、计算题34、设有一个1MB容量的存储器，字长为32位，问：若按字节编址，地址寄存器、数据寄存器各为几位？编址范围为多大？若按半字编址，地址寄存器、数据寄存器各为几位？编址范围为多大？若按字编址，地址寄存器、数据寄存器各为儿位？编址范围为多大？35、一台8位微机的地址总线为l6条，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，可用的最高地址是多少？36、已知两个实数x=-68，y=-8.25，它们在C语言中定义为float型变量，分别存放在寄存器A和B中。另外，还有两个寄存器C和D。A、B、C、D都是32位寄存器。请问（要求用十六进制表示二进制序列）：寄存器A和B中的内容分别是什么？x和yC中，寄存器C中的内容是什么？x和yD中，寄存器DfloatIEEE754单精度格式。六、综合题37、在信号处理和科学的应用中，转置矩阵的行和列是一个很重要的问题。从局部性的角度来看，它也很有趣，因为它的引用模式既是以行为主的，也是以列为主的，例如，考虑下面的转置函数：1.Tpedefintarraya[2][2]；2.3.voidtransposel（arraydst，arraysrc）4.{5. inti，j；6.for（i=0；i<2；1++）{7. for（j=0；j<2；j++）{8. dst[j][i]=src[i][j]；9. }10. }11.}假设在一台具有如下属性的机器上运行这段代码：sizeof（int）==4。src数组从地址0开始，dst数组从地址16开始（十进制）。只有一个L1数据高速缓存，它是直接映射的、直写、写分配，块大小为8个字节。这个高速缓存总的大小为16个数据字节，一开始是空的。对src和dst数组的访问分别是读和写不命中的唯一来源。问题如下：对每个row和colsrc[row][col]和dstfrow][col]的访问是命中（h）还（m），例如，读src[0][0]dst[0][0]也不命中，并将结果填至下列表格中。对于一个大小为32数据字节的高速缓存，指明src和dst结果填至下列表格中。38、现有4级流水线，分别完成取指、指令译码并取数、运算、回写4步操作，假设完成各部操作的时间依次为100ns，100ns，80ns，50ns。试问：流水线的操作周期应设计为多少？试给出相邻两条指令发生数据相关的例子（假设在硬件上不采取措施），析第2条指令要推迟多少时间进行才不会出错？3）如果在硬件设计上加以改进，至少需要推迟多少时间？39、在按字节编址的计算机M上，fl的部分源程序（阴影部分）与对应的机器级代码（包括指令的虚拟地址）如下：其中，机器级代码包括行号、虚拟地址、机器指令和汇编指令。请回答下列问题计算机M是RISC还是CISC，为什么？fl的机器指令代码共占多少字节，要求给出计算过程。第20条指令cmp通过i减n-1实现对in-l的比较。执行fl（0）过程中，当i=0时，cmp指令执行后，进/借位标志CF的内容是什么？要求给出计算过程。第23条指令shlpower*2运算，在f2shl指令实现power*2运算？为什么？参考答案一、选择题、C、C、D、C、D、A、A8、C9、D10、A、D、C、B14、D15、B二、填空题16、存储原理结构性能17、系统软件应用软件系统软件18、集中式中央仲裁器19、真值偏移量20、MMX图像数据21、运算器控制器存储器22、SCSIIEEE139423、总线时钟固定24、软件操作控制器25、停止CPU访问周期挪用DMA和CPU交替访内三、名词解释题26、上溢：指数的绝对值太大，以至大于数据编码所能表示的数据范围，27、不归零制NRZO：一种磁盘信息记录方式，磁头线圈上始终有电流，正向电流代表1，反向电流代表0。28、系统指令：改变计算机系统的工作状态的指令.29、控制存储器的容量取决于指令的数量，每条指令的微程序长度和微指令代码的利用率。四、简答题30、解析：CPU将内存地址加载到地址总线，并发出读信号。Cache从地址总线截取内存地址，解析出该地址所在的内存块号。查阅主存Cache地址映射变换机构，若该主存块已调入Cache，则为命中，进入4），否则，转入6）。将对应的CacheCache地址，访问Cache存储体，同时阻断主存的读。由Cache读出的数据经数据总线送往CPU。CPU。同时查阅Cache9）。启动CacheCache块位置。“打通”直接调度通路，将该主存块调入Cache，并修改标记。31、答：采用一条数据线进行传输的称为串行总线；并行总线采用多条线路进行传输数据；串行总线使用于较长的距离传输；并行总线适用于距离较短的高速传输；32、答：（1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。双总线系统中，存储容量不会受到外围设备数量的影响指令系统双总线系统，必须有专门的I/0指令系统单总线系统，访问内存和I/0使用相同指令33、答：包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。五、计算题34、解析：字长为32位，若按半字编址，则每个存储单元存放16位；若按字编址，则每个存储单元存放32位。208位，编址范围为00000H~FFFFFH。19位，数据寄存器为1600000H~7FFFFH。18位，数据寄存器为3200000H~3FFFFH。归纳总结：主存容量确定后，编址单位越大，对应的存储单元数量就越少。因此，随着编址单位的变大，地址寄存器的位数减少，数据寄存器的位数增加。其实这个可以这么来理解，医院需要放置1000个床位，每个房间放的床位多了，需要的房间自然就少了。35、解析：32KB存储空间共占用15条地址线，若32KB的存储地址起始单元为0000H，其范围应为0000H~7FFFH，但现在的首地址为4000H，即首地址后移了，因此最高地址也应该相应后移，故最高地址=4000H+7FFFH=BFFFH。归纳总结：32KB的存储空间是连续的，由于首地址发生变化，因此术地址也会跟着发生变化。36、解析：floatIEEE754单精度格式。x=-68=-（1000100）2=-1.0001×26，符号位为l，阶码为127+6=128+5=（10000101）2，尾数为1.0001，所以小数部分为00010000000000000000000，合起来整个浮点数表示为11000010100010000000000000000000，写成十六进制为C2880000H。1，阶码为1.00001，所以小数部分为00001000000000000000000，合起来整个浮点数表示为11000001000001000000000000000000，写成十六进制为Cl040000H。两个浮点数相加的步骤如下。①对阶：Ex=10000101，Ey=10000010，则x [E-E]=[Ex]+[-Ey]=10000101+01111110=0000x 补 补 补yEx大于E，所以对y进行对阶。对阶后，y=-0.00100001×26。y②尾数相加：x的尾数为-1.000100000000000000000，y的尾数为-0.00100001000000000000000。用原码加法运算实现，两数符号相同，做加法，结果为-1.001100010000000000000000000。即x加y的结果为-1.00110001×24，所以符号位为1，尾数为00110001000000000000000，阶码为127+6=128+5，即10000101，合起来为11000010100110001000000000000000，转换为十六进制形式为C2988000H。所以寄存器C中的内容是C2988000H。两个浮点数相减的步骤同加法，对阶的结果也一样，只是尾数相减。尾数相减：x的尾数为-1.00010000000000000000000，y的尾数为-0.00100001000000000000000。用原码减法运算实现，两数符号相同，做减法。符号位取大数的符号，为1：数值部分为大数加小数负数的补码，即1.00010000000000000000000+1.11011111000000000000000=0.111011110000000000000002x减y的结果为-0.11101111×26=-1.1101111×25，所以符号位为1，尾数为11011110000000000000000，阶码为127+5=128+4=（10000100），合起2来为11000010011011110000000000000000，转换为十六进制形式为C26F0000H。所以寄存器D中的内容是C26F0000H。六、综合题37、解析：解决这个问题的关键是想象出如图所示的关系图。注意：每个高速缓存行只包含数组的一个行，高速缓存正好只够保存一个数组，而且对王所有isrc和dst的行i都映射到同一个高速缓存行（0%2=0，1%2=1，2%2=0，3%2=1）。因为高速缓存不够太，不足以容纳这两个数组，所以对一个数组的引用总是驱逐出另一个数组的有用的行。具体过程如下：dst[j][i]=src[i][j]语包先访问src[i][i]再将其存储到dst[j][i]说明如下：①访问src[0][0]，不命中，将src[0]调入高速缓存的Line0。②访问dst[0][0]，不命中，将dst[0]调入高速缓存的Line0，换出src[0]。③访问src[0][1]，不命中，将src[0]调入高速缓存的Line0，换出dst[0]。④……32B时，它足够大，能容纳这两个数组。因此所有不命中都是开始时的不命中。关系如图所示。38、解析：流水线操作的时钟周期T应按4T=100ns.ADDR1，R2，R3（R2）+（R3）→R1（将寄存器R2和R3的内容相加存储到寄存器RI）SUBR4，R1，R5（R1）-（R5）→R4（将寄存器R1的内容减去寄存器R5的内容，并将相减的结果存储到寄存器R4）分析如下：首先这两条指令发生写后读（RAW）相关。两条指令在流水线中的