Cadence原理图库设计

Cadence原理图库设计一.工具及库文件目录结构Cadence提供PartDeveloper库开发工具供大家建原理图库使用。Cadence的元件库必具备如下文件目录结构为：Librarycellview(包括Sym_1,Entity,Chips,Part-table)Sym_1:存放元件符号Entity:存放元件端口的高层语言描述Chips:存放元件的物理封装说明和属性Part-table:存放元件的附力口属性，用于构造企业特定部件我们可以通过定义或修改上述几个文件的内容来创建和修改一个元件库，但通过以下几个步骤来创建元件库则更直观可靠一些。二.定义逻辑管脚在打开或新建的ProjectManager中，如图示，打开PartDeveloperoProjectManager-T11FileViewToolsOptionsFlowshell：倒LibraryToolsFl。。PtannVariantEditorProgrammableIC♦Flowshell：倒LibraryToolsFl。。PtannVariantEditorProgrammableIC♦SimulateEOIF300SigXplcrerDesignManagerChec^PlusC^eferArchive►PackagerUtilities►hierarchyEditorSehjpConceptDesignSync*AllegroSpecCtraQuestSetupTemplatesPartSearchLibraryExploreLrnportPartdeveloperEditSinLulationViewsViewCaptureSymbolViewCorxeptSyrrbolViewAllegroSymbolAllegroSymbolEditorEadStackEditorVerifyagainstVerifyAllegroSymbolExportJg|x|tnccptII3L匚xpert:Jg|x|FileEditviewTpols飞malatesHelp*高。画二成※0X富|*|]]0地目点击CreateNew,下图新菜单中提示大家选择库路径，新建库元件名称及器件类型。点击ok后，PartDeveloper首先让大家输入元件的逻辑管脚。一个原理图符号可以有标量管脚和矢量管脚。标量管脚在符号中有确定位置，便于检查信号与管脚的对应，但矢量管脚却可使原理图更简洁，适用于多位总线管脚。

点击上图中的Edit,编辑器会让我们对首或尾带有数字的字符串的多种输入方式(A1;1A;1A1)进行选择，一但选定，编辑器即可对同时具有数字和字母的管脚输入进行矢量或标量界定。管脚名首尾均不带数字的字符串如A;A1A则自动被识别为标量管脚。按照元件手册决定管脚名称及逻辑方向，选择是否为低电平有效，点击ADD即可加入新的管脚。(注：不论是标量或矢量管脚，均可采用集体输入，如在PinNames栏可输入A1-A8,1C-16C)三.加入封装相关信息点击Packages按右键，选择New,出现如下画面。0国FileEditViewToolsTemplatesHelpLExpert:P占「tDeveloper等3口mM凭电亳X直W]FaekageUSymbols1^PartTableFiles迎YtrilotIrtppu-i/MapFilciVhdlWrappers/iapFiles白，Locic<Lrins.*OE*ICLK_AB

■vcc

-GHBGeneral0国FileEditViewToolsTemplatesHelpLExpert:P占「tDeveloper等3口mM凭电亳X直W]FaekageUSymbols1^PartTableFiles迎YtrilotIrtppu-i/MapFilciVhdlWrappers/iapFiles白，Locic<Lrins.*OE*ICLK_AB

■vcc

-GHBGeneral|FhysicalPinMappingCellPhysicalFartReftrsnc*D«£i<nfttorFootprintInformationJE口ECJTFE:tyFootprintAUSYMBOLS:在Gerneral的各项填入相关信息，选择SpecifyPackageType可指定封装类型，在ReferenceDesignator中填入或选择位号标识，JEDEC_TYPE和ALT_SYMBOLS分别可填入对应的PCB封装类型及替代封装。PhysicalPinMapping对话框涉及PCB封装与原理图库符号的管脚对应问题:1,如果在General中没指定JEDEC_TYPE,可通过AddManually方式加入封装管脚，选择AddManually,点击PinNumbers,出现AddPhysicalPinNumbers对话框，选择Nuneric,输入需要加的管脚或集体输入比如至ij20的管脚均罗列到PhysicalPins栏内。1-20,即可把1如果在General中指定了JEDEC_TYPE,管脚可以直接从封装中提取。"Cone2dFileEditViewGeneralPhysicalfinMappingMapp*d/TotaJFfays：icalFins-H-ta中Ml1程七ka些电三□MTASywbol.^H0716Tt®e・w-b史IHFUT□E+1+1-Osym_lPiu"<TblIf1e]VeriloigWrappVlidJ.Wr*a.pp«i7s.L,agicaJ.FinIWFUTihpvFIHFUTINPUTPOTTERfsrmJB5B7BSVCCuiun«.pp»dJ.ajgic«land.1physictbJ.pinix«l«ct«d.SpacifyPityeica!PiniPinEumlbersLliKtractfromFootprirttf*Add.MPinEumlbersFliysiealPinFliysiealPin在Logical栏选择逻辑管脚，在PhysicalPins栏内选择相应封装管脚，点击Map,即可实现从原理图符号到PCB封装的管脚映射，如下图。对于多行列封装，可能存在A1-A10,B1-B10,C1-C10这样的管脚，我们在加入PhysicalPins之前，应在AddPhysicalPinNumbers对话框中选择Grid阵列输入，如下图。■ConceptHDLEP&ckzgePropertiesFileEditViewGeneralPhysicalFinMappingL&gicalMlappedlfrotaliPhysicalPins：51ym」PartTaibleVerilogWrappVhdlWrappers,LogicalPinaZBffltwl□WflL・蛆Tjrjie■ConceptHDLEP&ckzgePropertiesFileEditViewGeneralPhysicalFinMappingL&gicalMlappedlfrotaliPhysicalPins：51ym」PartTaibleVerilogWrappVhdlWrappers,LogicalPinaZBffltwl□WflL・蛆TjrjieUWSPECMimb0/0AddPhysicalPinMjmbersxJ「Uw&ric；f*§rid：RowCclidjvinPhysicalPinSelectPins5PhysicalPinSelectPins5AlA2A344£5A6ATA3A9ElB3B4B5ETB8ClC2C3C4C5C6CTC8C9Bl12D3D4D5D6ETD8ElE2E3EdE5EGETE3E92,如果在General中指定了JEDEC_TYPE,在PhysicalPinMapping对话框中允许我们通过封装库中已有封装的既定管脚来实现管脚映射。在PhysicalPinMapping对话框中选择ExtractFromFootprint,点击PinNumbers后即可把已有封装的管脚罗列到PhysicalPins栏内。余下的映射操作同上。学会使用这个对两者之间的对应关系有好处。四.创建元件符号图在PartDeveloper编辑器主界面选择Symbols按右键选择New,将出现如下界面提示我们选择建立一个单部件元件还是多部件元件，多部件元件允许我们把元件符号拆成几个部份分别表示物理封装的一部份，在元件管脚非常多时比较适用。多部件元件与单部件元件的创建方法类似，我们就以单部件元件为例。ConceptHDLExpert:PartDeveloper-tei-ini日上把已有封装的管脚罗列到PhysicalPins栏内。余下的映射操作同上。学会使用这个对两者之间的对应关系有好处。四.创建元件符号图在PartDeveloper编辑器主界面选择Symbols按右键选择New,将出现如下界面提示我们选择建立一个单部件元件还是多部件元件，多部件元件允许我们把元件符号拆成几个部份分别表示物理封装的一部份，在元件管脚非常多时比较适用。多部件元件与单部件元件的创建方法类似，我们就以单部件元件为例。ConceptHDLExpert:PartDeveloper-tei-ini日上EditViewToolsTemplatesHelpSvnibolCreationWizard-SplitSymbol圜.+珏回/%T

hiLLL-La-□[W]T*SyabiolsPartT«bleFile!VerilogWrappers/MVhdlWrappers/MapLojgicalPiusSpeci£ywhetheryouwanttocreateonesymbolthepinsaddedontoit』orcreatemultiplepins,splitacross府挺:适「SplitFirtSaacr^ES工ymb心;Nwiberof|下一步QD》|眼消|帮助选择AllPin,然后点击Next,则出现如下画面。ConceptHDLExpert:PartDeuelFileEdityiewToolsTenriDlatesHelp十小目/哽，-.......-.......L.iLi..，什十小目/哽，-.......-.......L.iLi..，什3qI酣ax国号m而应SymbolCreationWiwaB-SymbolKindsFoilowingarethev~ariouskindsofsymbolsthat,canforthispart.Selectoneorimoreo£thecreatingsymiibols：歹L&gic^JL(SymbolwithoiiljflogiLagieal+Fatter+Ground(Sywbolwithlogical^powerand;LLaig£cal+1TC(SymbolwithlogicalandILcrgical+Ptrwer+Ground+HC(Symbolwith,logical,power,giLogical,Tower+Ground(Asymibolwithlogic^lpinsandasyml&groundLLoigica1,1TC值sjTirbolwith.lo^icalpins：and.aEyrnbolwiiLLaigical,Fower+Ground.+NC(Asymbolwithlogicalpins皿dpower,ground皮HC「LoigicalzFowe^r+Groimi,1TC3Eymbcrlwithlogicalpins』总sj&Erouitdpinsandasymbolwith.（上一步⑥|下一步国】）|取消I弗助上图中第一项Logical表示只把逻辑管脚体现在符号中，隐含电源和地；第二项Logic+Power+Ground表示把三者都体现在符号中，第三项Logic,Power+Ground表示把三者分别用两个符号来表示，少用。如果选择第一项则一定要通过POWER_GROUP属性来定义电源和地。点击Next,则出现如下画面。此表提示我们可以更改或新建封装类型，如不想更改和新建，则点击ModifyExistingPackage后不更改内容。点击Next,出现如下画面，点击Finish,完成符号的初步编辑。ffl亩日国庭货T

--+SymbolCreationWi/d「d-Surnma「ffl亩日国庭货T

--+SymbolCreationWi/d「d-Surnma「vFollow]nf廿*thesymboli七也btcrttttd■y»-iPins：«OE*.CLK,九BAesdciatedPackageHomeElleEditWewZoolsTamrJafx”凸In等以厘圃⑪M片1SymbolPropertiese:♦t也A-1011Packages□画TASyabq]LsQsym_1FartTableFilesVeril&gWrappers/MlapFiVhdlWrippers/MipFilesLo&iealfi.nsPropertlesCallSymbolFinso国四段艺T

白！Li-！.k..:E¥iewsjin_lSymbol|taPartValidP*ConceptHDLExpert:PartDeveloper-FileEdit\；iewloolsTemplatestielp♦上0画*魔段电电X囹蹩因圜目Faclkagee□®TASyabolsPu"!TftMVerilogfrVhdlWrappLogicalILd＜上一步但）［匚垂二寸取消帮助如果选择了电源和地的隐含方式，需要在Symbols的属性栏的AdditionalProperties内加Power_Group属性如下图示，注意对齐方式及可见性的选择。・ConceptHOLExpert:Pe「tD巳廿曰lope「一temp.td「FisedSiz«AdditionalProperties；HaneValueVisible■1ifik上POTOR_tROUPVCC=SNAME▼□f*,P017ER_血叱&ND=SHAMEValueLeft▼J3-1选才SSymbolProperties的SymbolPins对话框，还可对符号中逻辑管脚的位置和次序进行编辑。如下图。

■ConceptHDLExpert:PartDeveloper-temp.taFileEditViewTools_♦十口0oPackagee□ffiTASyabolsSymbolProperlies♦.日-PartTableTiles.■ConceptHDLExpert:PartDeveloper-temp.taFileEditViewTools_♦十口0oPackagee□ffiTASyabolsSymbolProperlies♦.日-PartTableTiles.7trilo(Trapptri/MapFiVhdlWrappers/MapFil咱三L&picalPinfiHaneTypeTextFositQE*IWTVTOE*Left▼CLKiHrwCLKLeftTAiBFirriLeft▼r-IWPWBLVtFiztsonthissymbol:对SymbolsProperties编辑完成后，可点击主菜单的sym_1按右键进入Concept-HDL,在Concept-HDL中可适当ConceptHDLExpert:PE「tOcuelDper-t白mp.tmFileEditViewToolsTemplatesHelp[SitM笈电亳X富智・Asd-aruBBT皤?:皿■办q曲周■=■日：！i:中臼Verilog।VhdlWraiLoeicalNewAddLogicalPinsModifyPinListPropertiesFixedSl^e电Copy唱PastsXDeleteBjenaimeExpandtoBiteCollapseReverse因tOrderAssociatePinTextConcept-bPL调整管脚及文字的位置。在Concept-HDL中编辑符号图形时，系统自动将栅格设置为0.052,意思是跟踪栅格50mil,显示栅格100mil,最好别更改这个默认值，否则在原理图设计时，会遇到麻烦。五创建Part-table文件Part-table文件用于灵活构造部件以满足用户不同需要。例如我们可以在Part-table文件中重定义JEDEC_TYPE和ALT_SYMBOLS替代曾经加入过的封装信息。在PartDeveloper主界面点击PartTableFiles,右键选择New后进入PtfEditor,如下图。PtfEditor-part.ptfFileEditViewHelp口|用。|可回智㈣partptfSAD7D4H曰日的由PartRowsAdd|MLpartptfSAD7D4H曰日的由PartRowsAdd|ML|global