FPGA入门培训教材课件

FPGA入门培训苏州智汇谱电子科技2015.07.23FPGA入门培训苏州智汇谱电子科技1大纲一、应用背景与厂商二、器件的基本结构三、工程实例四、约束与分析大纲一、应用背景与厂商2一、FPGA的应用背景（1）产品开发

机顶盒、医疗仪器、车载电子仪器

（2）系统与IP的原型验证

手机芯片的原型实现

一、FPGA的应用背景（1）产品开发3FPGA主要厂商及产品中高端:Xilinx&Altera分布占有48%与41%的市场份额

中低端：Lattice&MicrosemiFPGA主要厂商及产品中高端:Xilinx&Alter4FPGA入门培训教材课件5图UltraScale架构----业界首款ASIC级AllProgrammable架构，是行业首次在全面可编程的架构中应用尖端的ASIC技术，致力于从根本上满足人们对数百Gbps的系统性能、全线速下的智能处理能力以及高速浮点运算水平的需求。图UltraScale架构----业界首款ASIC级All6UltraScale架构能够从布线、时钟、关键路径及电源等四方面解决影响先进节点芯片性能方面的最大瓶颈问题——互连UltraScale架构能够从布线、时钟、关键路径及电源等四7FPGA入门培训教材课件8Lattice资深产品暨企业行销总监BrentPrzybus表示，网通、工业控制、监控系统等应用正掀起分布式计算的风潮，低功耗、小尺寸FPGA市场后市可期。有鉴于此，为迎合市场趋势要求，降低耗电量、缩小体积及缩减成本将为Lattice于2013年侧重的三大FPGA产品策略Lattice资深产品暨企业行销总监BrentPrzyb9自收购Actel后，Microsemi的FlashFPGA在FPGA市场走向主流。其SmartFusion2产品系列具有最高标准的安全性、带有实时嵌入式处理器的即时运作特性，以及具有SEU免疫能力的无与伦比的高可靠性和扩展温度范围支持，已经用于电信、工业、安防和国防市场中众多客户系统中自收购Actel后，Microsemi的FlashFPGA10FPGA业界的后起之秀——Achronix（亚克尼斯）以其凌厉的市场攻势。Speedster22iFPGA采用英特尔领先的22纳米3DTri-Gate晶体管技术，其功耗是竞争对手同类器件的一半，是业内唯一内嵌10/40/100G以太网MAC、100GbpsInterlaken、PCIExpressGen1/2/3和2.133GbpsDDR3控制器硬核的FPGA器件。FPGA业界的后起之秀——Achronix（亚克尼斯）以其凌11技术发展趋势技术发展趋势12二、器件的基本结构Altera的FPGAXilinx的FPGA或其他公司的FPGA一般的结构都是由一些CLB或类似称为LE的宏单元组成其内的component一般是查找表LUT时序单元如寄存器外加一些如进位链等先进的结构二、器件的基本结构Altera的FPGAXilinx的13每个CLB包含4个相似的Slice4个Slice按照如上图的阵列排布每个Slice都与一个开关矩阵紧密相接以便连到通用布线阵列GRM在CLB中还有内部的快速的互联线保证4个slice之间快速的互联每个CLB包含4个相似的Slice4个Slice按照如上14FPGA入门培训教材课件15FPGA入门培训教材课件16FPGA入门培训教材课件17每个乘法器块紧靠着BlockRAM共用4个开关矩阵每个乘法器块紧靠着BlockRAM共用4个开关矩阵18FPGA入门培训教材课件19FPGA入门培训教材课件20FPGA入门培训教材课件21FPGA入门培训教材课件22FPGA入门培训教材课件23FPGA入门培训教材课件24FPGA入门培训教材课件25三、工程实例三、工程实例26FPGA入门培训教材课件27FPGA入门培训教材课件28FPGA入门培训教材课件29#STEP#0:defineoutputdirectoryarea.SetoutputDir./Tutorial_Created_Data/bft_outputfilemkdir$outputDir#STEP#1:setupdesignsourcesandconstraintsread_vhdl-librarybftLib[glob./Sources/hdl/bftLib/*.vhdl]read_vhdl./Sources/hdl/bft.vhdlread_verilog[glob./Sources/hdl/*.v]read_xdc./Sources/bft_full_kintex7.xdc#STEP#0:defineoutputdirect30#STEP#2:runsynthesis,reportutilizationandtimingsynth_design-topbft-partxc7k70tfbg484-2write_checkpoint-force$outputDir/post_synthreport_timing_summary-file$outputDir/post_synth_timing_summary.rptreport_power-file$outputDir/post_synth_power.rpt#STEP#3:runplacementandlogicoptimzation,reportutilizationandtimingestimates,writecheckpointdesignopt_designplace_designphys_opt_designwrite_checkpoint-force$outputDir/post_placereport_timing_summary-file$outputDir/post_place_timing_summary.rpt#STEP#2:runsynthesis,repor31#STEP#4:runrouter,reportactualutilizationandtiming,writecheckpointdesign,rundrc,writeverilogandxdcoutroute_designwrite_checkpoint-force$outputDir/post_routereport_timing_summary-file$outputDir/post_route_timing_summary.rptreport_timing-sort_bygroup-max_paths100-path_typesummary-file$outputDir/post_route_timing.rptreport_clock_utilization-file$outputDir/clock_util.rptreport_utilization-file$outputDir/post_route_util.rptreport_power-file$outputDir/post_route_power.rptreport_drc-file$outputDir/post_imp_drc.rptwrite_verilog-force$outputDir/bft_impl_netlist.vwrite_xdc-no_fixed_only-force$outputDir/bft_impl.xdc#STEP#4:runrouter,reporta32#STEP#5:generateabitstreamwrite_bitstream-force$outputDir/bft.bit#STEP#5:generateabitstream33四、约束与分析管脚约束时序约束位置约束四、约束与分析管脚约束34FPGA入门培训教材课件35FPGA入门培训教材课件36•PathfromInputPorttoInternalSequentialCell

•InternalPathfromSequentialCelltoSequentialCell

•PathfromInternalSequentialCelltoOutputPort

•PathfromInputPorttoOutputPort•PathfromInputPorttoInte37FPGA入门培训教材课件38FPGA入门培训教材课件39FPGA入门培训教材课件40FPGA入门培训教材课件41FPGA入门培训教材课件42FPGA入门培训教材课件43FPGA入门培训教材课件44结束，感谢大家！结束，感谢大家！45激励学生学习的名言格言220、每一个成功者都有一个开始。勇于开始，才能找到成功的路。221、世界会向那些有目标和远见的人让路（冯两努——香港著名推销商）

222、绊脚石乃是进身之阶。223、销售世界上第一号的产品——不是汽车，而是自己。在你成功地把自己推销给别人之前，你必须百分之百的把自己推销给自己。224、即使爬到最高的山上，一次也只能脚踏实地地迈一步。225、积极思考造成积极人生，消极思考造成消极人生。226、人之所以有一张嘴，而有两只耳朵，原因是听的要比说的多一倍。227、别想一下造出大海，必须先由小河川开始。228、有事者，事竟成；破釜沉舟，百二秦关终归楚；苦心人，天不负；卧薪尝胆，三千越甲可吞吴。

229、以诚感人者，人亦诚而应。

230、积极的人在每一次忧患中都看到一个机会，而消极的人则在每个机会都看到某种忧患。231、出门走好路，出口说好话，出手做好事。232、旁观者的姓名永远爬不到比赛的计分板上。

233、怠惰是贫穷的制造厂。234、莫找借口失败，只找理由成功。（不为失败找理由，要为成功找方法）235、如果我们想要更多的玫瑰花，就必须种植更多的玫瑰树。236、伟人之所以伟大，是因为他与别人共处逆境时，别人失去了信心，他却下决心实现自己的目标。237、世上没有绝望的处境，只有对处境绝望的人。238、回避现实的人，未来将更不理想。239、当你感到悲哀痛苦时，最好是去学些什么东西。学习会使你永远立于不败之地。240、伟人所达到并保持着的高处，并不是一飞就到的，而是他们在同伴们都睡着的时候，一步步艰辛地向上爬241、世界上那些最容易的事情中，拖延时间最不费力。242、坚韧是成功的一大要素，只要在门上敲得够久、够大声，终会把人唤醒的。

243、人之所以能，是相信能。244、没有口水与汗水，就没有成功的泪水。245、一个有信念者所开发出的力量，大于99个只有兴趣者。

246、环境不会改变，解决之道在于改变自己。247、两粒种子，一片森林。248、每一发奋努力的背后，必有加倍的赏赐。249、如果你希望成功，以恒心为良友，以经验为参谋，以小心为兄弟，以希望为哨兵。250、大多数人想要改造这个世界，但却罕有人想改造自己。激励学生学习的名言格言46FPGA入门培训苏州智汇谱电子科技2015.07.23FPGA入门培训苏州智汇谱电子科技47大纲一、应用背景与厂商二、器件的基本结构三、工程实例四、约束与分析大纲一、应用背景与厂商48一、FPGA的应用背景（1）产品开发

机顶盒、医疗仪器、车载电子仪器

（2）系统与IP的原型验证

手机芯片的原型实现

一、FPGA的应用背景（1）产品开发49FPGA主要厂商及产品中高端:Xilinx&Altera分布占有48%与41%的市场份额

中低端：Lattice&MicrosemiFPGA主要厂商及产品中高端:Xilinx&Alter50FPGA入门培训教材课件51图UltraScale架构----业界首款ASIC级AllProgrammable架构，是行业首次在全面可编程的架构中应用尖端的ASIC技术，致力于从根本上满足人们对数百Gbps的系统性能、全线速下的智能处理能力以及高速浮点运算水平的需求。图UltraScale架构----业界首款ASIC级All52UltraScale架构能够从布线、时钟、关键路径及电源等四方面解决影响先进节点芯片性能方面的最大瓶颈问题——互连UltraScale架构能够从布线、时钟、关键路径及电源等四53FPGA入门培训教材课件54Lattice资深产品暨企业行销总监BrentPrzybus表示，网通、工业控制、监控系统等应用正掀起分布式计算的风潮，低功耗、小尺寸FPGA市场后市可期。有鉴于此，为迎合市场趋势要求，降低耗电量、缩小体积及缩减成本将为Lattice于2013年侧重的三大FPGA产品策略Lattice资深产品暨企业行销总监BrentPrzyb55自收购Actel后，Microsemi的FlashFPGA在FPGA市场走向主流。其SmartFusion2产品系列具有最高标准的安全性、带有实时嵌入式处理器的即时运作特性，以及具有SEU免疫能力的无与伦比的高可靠性和扩展温度范围支持，已经用于电信、工业、安防和国防市场中众多客户系统中自收购Actel后，Microsemi的FlashFPGA56FPGA业界的后起之秀——Achronix（亚克尼斯）以其凌厉的市场攻势。Speedster22iFPGA采用英特尔领先的22纳米3DTri-Gate晶体管技术，其功耗是竞争对手同类器件的一半，是业内唯一内嵌10/40/100G以太网MAC、100GbpsInterlaken、PCIExpressGen1/2/3和2.133GbpsDDR3控制器硬核的FPGA器件。FPGA业界的后起之秀——Achronix（亚克尼斯）以其凌57技术发展趋势技术发展趋势58二、器件的基本结构Altera的FPGAXilinx的FPGA或其他公司的FPGA一般的结构都是由一些CLB或类似称为LE的宏单元组成其内的component一般是查找表LUT时序单元如寄存器外加一些如进位链等先进的结构二、器件的基本结构Altera的FPGAXilinx的59每个CLB包含4个相似的Slice4个Slice按照如上图的阵列排布每个Slice都与一个开关矩阵紧密相接以便连到通用布线阵列GRM在CLB中还有内部的快速的互联线保证4个slice之间快速的互联每个CLB包含4个相似的Slice4个Slice按照如上60FPGA入门培训教材课件61FPGA入门培训教材课件62FPGA入门培训教材课件63每个乘法器块紧靠着BlockRAM共用4个开关矩阵每个乘法器块紧靠着BlockRAM共用4个开关矩阵64FPGA入门培训教材课件65FPGA入门培训教材课件66FPGA入门培训教材课件67FPGA入门培训教材课件68FPGA入门培训教材课件69FPGA入门培训教材课件70FPGA入门培训教材课件71三、工程实例三、工程实例72FPGA入门培训教材课件73FPGA入门培训教材课件74FPGA入门培训教材课件75#STEP#0:defineoutputdirectoryarea.SetoutputDir./Tutorial_Created_Data/bft_outputfilemkdir$outputDir#STEP#1:setupdesignsourcesandconstraintsread_vhdl-librarybftLib[glob./Sources/hdl/bftLib/*.vhdl]read_vhdl./Sources/hdl/bft.vhdlread_verilog[glob./Sources/hdl/*.v]read_xdc./Sources/bft_full_kintex7.xdc#STEP#0:defineoutputdirect76#STEP#2:runsynthesis,reportutilizationandtimingsynth_design-topbft-partxc7k70tfbg484-2write_checkpoint-force$outputDir/post_synthreport_timing_summary-file$outputDir/post_synth_timing_summary.rptreport_power-file$outputDir/post_synth_power.rpt#STEP#3:runplacementandlogicoptimzation,reportutilizationandtimingestimates,writecheckpointdesignopt_designplace_designphys_opt_designwrite_checkpoint-force$outputDir/post_placereport_timing_summary-file$outputDir/post_place_timing_summary.rpt#STEP#2:runsynthesis,repor77#STEP#4:runrouter,reportactualutilizationandtiming,writecheckpointdesign,rundrc,writeverilogandxdcoutroute_designwrite_checkpoint-force$outputDir/post_routereport_timing_summary-file$outputDir/post_route_timing_summary.rptreport_timing-sort_bygroup-max_paths100-path_typesummary-file$outputDir/post_route_timing.rptreport_clock_utilization-file$outputDir/clock_util.rptreport_utilization-file$outputDir/post_route_util.rptreport_power-file$outputDir/post_route_power.rptreport_drc-file$outputDir/post_imp_drc.rptwrite_verilog-force$outputDir/bft_impl_netlist.vwrite_xdc-no_fixed_only-force$outputDir/bft_impl.xdc#STEP#4:runrouter,reporta78#STEP#5:generateabitstreamwrite_bitstream-force$outputDir/bft.bit#STEP#5:generateabitstream79四、约束与分析管脚约束时序约束位置约束四、约束与分析管脚约束80FPGA入门培训教材课件81FPGA入门培训教材课件82•PathfromInputPorttoInternalSequentialCell

•InternalPathfromSequentialCelltoSequentialCell

•PathfromInternalSequentialCelltoOutputPort

•PathfromInputPorttoOutputPort•PathfromInputPorttoInte83FPGA入门培训教材课件84FPGA入门培训教材课件85FPGA入门培训教材课件86FPGA入门培训教材课件87FPGA入门培训教材课件88FPGA入门培训教材课件89FPGA入门培训教材课件90结束，感谢大家！结束，感谢大家！