数字电子技术基础电子教案2课件

第2章集成逻辑门电路二极管、三极管的开关特性分立元件门电路CMOS集成逻辑门TTL集成逻辑门不同类型门电路的接口门电路应用举例第2章集成逻辑门电路二极管、三极管的开关特性分立元件门电路本章教学基本要求掌握：（１）与门、或门、非门、与非门、或非门、与或非门、异或门、同或门、ＣＭＯＳ传输门、三态门、ＯＤ门和ＯＣ门等的逻辑功能（２）用波形图法分析数字逻辑电路的方法（３）推拉输出和高阻状态的含义熟悉：ＯＤ门和ＯＣ门负载电阻的计算本章教学基本要求掌握：（１）与门、或门、非门、与非门、或非门本章教学基本要求了解：（１）半导体器件开关作用和开关特性（２）ＣＭＯＳ和ＴＴＬ电路结构及工作原理、外特性、主要参数、使用方法和注意事项（３）线与概念本章教学基本要求了解：（１）半导体器件开关作用和开关特性（２

能够实现各种基本逻辑关系的电路称为门电路。二值逻辑变量1和0在电路中是两种截然相反的状态，靠二极管、三极管开关的闭合和断开来控制和实现的，所以门电路也称开关电路。S为受控开关，当二极管、三极管截止时相当于S断开，输出为高电平。当二极管、三极管导通时，相当于S闭合，输出为低电平。

2.1二极管、三极管的开关特性能够实现各种基本逻辑关系的电路称为门电路。二值逻高电平和低电平为某规定范围的电位值，而非一固定值。高电平高电平低电平低电平正逻辑负逻辑高电平和低电平为某规定范围的电位值，而非一固定值。高电平高电2.1.1二极管的开关特性当输入信号为高电平时，二极管截止，输出为高电平当输入信号为低电平时，二极管导通，输出为低电平2.1.1二极管的开关特性当输入信号为高电平当输入信号为低电外电压U和电阻R较小,D的压降和内阻不可忽略时2.1.1二极管的开关特性等效于等效于等效于u和R均较大,D的压降和内阻均可忽略时外电阻R较大,但外电压u较小,D的压降不可忽略时外电压2.1.1二极管的开关特性等效于等等u和R均外电阻在动态情况下，二极管两端电压突然反向时，电流的建立和衰减总是滞后于电压的变化。这是因为当外加电压由反向突然变为正向时，PN结内部有一个因电荷积累形成一定浓度梯度的过程，从而引起扩散电流的过程，因而电流对电压而言稍有滞后。在外加反向电压作用下，PN结两侧堆积的存储电荷，会形成较大的瞬态反向电流。随着存储电荷的消散，反向电流会迅速衰减并趋于零。反向电流的大小和维持时间的长短，与正向导通时电流大小、反向电压和外电路电阻值及二极管本身特性有关反向电流从峰值衰减到它的0.1倍所需要的时间定义为为反向恢复时间tre在动态情况下，二极管两端电压突然反向时，电流的建立和衰减总是当输入uI为低电平，使uBE

<Uth时，三极管截止。

iB

0，iC

0，C、E间相当于开关断开。

三极管关断的条件和等效电路IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS负载线临界饱和线

饱和区放大区截止区uBE<UthBEC三极管截止状态等效电路uI=UILuBE+-Uth为门限电压2.1.2三极管的开关特性一、双极型三极管的开关特性当输入uI为低电平，使iB0，iC0IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS临界饱和线

饱和区放大区uI增大使

iB增大，从而工作点上移，iC增大，uCE减小。截止区uBE<UthBEC三极管截止状态等效电路S为放大和饱和的交界点，这时的iB称临界饱和基极电流，用IB(sat)表示；相应地，IC(sat)为临界饱和集电极电流；UBE(sat)为饱和基极电压；

UCE(sat)为饱和集电极电压。对硅管，UBE(sat)0.7V，UCE(sat)0.3V。在临界饱和点三极管仍然具有放大作用。uI增大使uBE>Uth时，三极管开始导通，iB>0，三极管工作于放大导通状态。IC(sat)QAuCEUCE(sat)OiCMNIB(saIC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS临界饱和线

饱和区放大区截止区uBE<UthBEC三极管截止状态等效电路uI=UIH三极管开通的条件和等效电路当输入

uI为高电平，使iB≥

IB(sat)时，三极管饱和。

uBE+-uBE

UCE(sat)0.3V0，C、E间相当于开关合上。

iB≥

IB(sat)BEUBE(sat)CUCE(sat)三极管饱和状态等效电路IC(sat)QAuCEUCE(sat)OiCMNIB(sa三极管的动态开关特性三极管内部电荷的建立和消散都需要一定的时间,所以集电极电流的变化滞后于基极电压的变化.输出电压的变化比输入电压的变化也相应地滞后.三极管的动态开关特性三极管内部电荷的建立和消散都需要一定的时二、MOS管的开关特性MOS管的栅极g与沟道及衬底之间是绝缘的，极间电容的泄放电阻非常高。等效电路截止状态导通状态C1代表输入端的等效电容，它包含栅极与沟道之间的电容和前级输出端的等效电容。在截止状态下，漏源之间的内阻非常也可达到数量级。大（），可看作断路。在导通状态下，其内阻二、MOS管的开关特性MOS管的栅极g与沟道及衬底之间是绝缘MOS管的动态开关特性由于器件内部、线间和负载电容的存在，电流和电压的变化都需要时间，所以在动态开关工作情况下（即在高、低电平间跳变时），漏极电流的变化和输出电压的变化都将滞后于输入电压的变化。开关元件的开关时间是决定整个电路工作速度和最高工作频率的重要因素.MOS管的动态开关特性由于器件内部、线间和负载电容的存在，电分立元件门电路包括二极管门电路和三极管门电路两类。2.2.1二极管门电路一、二极管与门在输入端A、B中只要有一个（或一个以上）为低电平，则与该输入端相连的二极管必然出端Z为低电平。输出Z才是高电平。逻辑式为

2.2分立元件门电路因获得正偏电压而导通，使输只有A、B同时为高电平时，分立元件门电路包括二极管门电路和三极管门电路两类。2.2.1ABZ000000011111真值表波形图111100ABZ000000011111真值表波形图111100真值表二、二极管或门只要输入端A、B中有高电平，输出就是高电平

只有A、B同时为低电平时，Z才是低电平逻辑式为

ABZ000001111111111100波形图真值表二、二极管或门只要输入端A、B中有高只有A、B同时为低2.2.2三极管门电路一、三极管非门（反相器）AZ0110输入低电平信号时，三极管能可靠截止，输出为高电平。输入高电平信号时，三极管处于饱和状态，输出为低电平.真值表2.2.2三极管门电路一、三极管非门（反相器）AZ0二、与非门和或非门1.与非门将二极管与门和反相器连接起来，就构成与非门。ABZ000001111111逻辑式为二、与非门和或非门1.与非门将二极管与门和反相器连接起来，就与非门的波形图导通延迟时间截止延迟时间和是输出、输入波形变化至幅值的50%所对应的时间差。与非门的波形图导通延迟时间截止延迟时间和2.或非门将二极管或门和反相器连接起来，构成了或非门。逻辑式为

01011ABZ00011002.或非门将二极管或门和反相器连接起来，构成了或非门。逻辑式

CMOS门电路比之

TTL

的主要特点

功耗极低抗干扰能力强电源电压范围宽输出信号摆幅大(UOH

VDD，UOL0V)

输入阻抗高扇出系数大2.3CMOS集成逻辑门集成逻辑门电路有两大类,一类是输入端和输出端均由三极管构成,称为三极管—三极管逻辑电路,简称TTL电路(又称电路)另一类是由CMOS器件组成的逻辑电路.CMOS门电路比之TTL的主要特点功耗极CMOS器件系列分为:◆◆◆◆◆◆普通CMOS:4000高速CMOS:HC能够与TTL兼容的CMOS:HCT先进的CMOS:AC先进的能够与TTL兼容的CMOS:ACT无输出缓冲器的高速CMOS:HCU电源电压(3~15V)(2~6V)5V5V5VCMOS器件系列分为:◆◆◆◆◆◆普通CMOS:4000高速CMOS命名方法CC54/74HC04MD多层陶瓷双列直插六反相器封装形式高速CMOS民用军用CMOS中国国际工作温度范围器件系列品种器件类型国标CMOS命名方法CC54/74HC042.3.1CMOS反相器一、工作原理要求:VDD>｜UGS(th)P｜+UGS（th）N

增强型PMOS管开启电压增强型NMOS管开启电压增强型PMOS管(负载管)增强NMOS管(驱动管)2.3.1CMOS反相器一、工作原理时,增强型PMOS管截止。时,增强型NMOS管截止。时,增强型PMOS管导通.时,增强型NMOS管导通.增强型NMOS转移特性增强型PMOS

转移特性++时,增强型PMOS管截止。时,增强型NMOS管截止。时,增强一.工作原理

可见该电路构成CMOS非门，又称CMOS反相器。无论输入高低，VN、VP中总有一管截止，使静态漏极电流iD0。因此CMOS反相器静态功耗极微小。AuIYuOVDDSGDDGSVP衬底BVN衬底BUIH=

VDD截止uGSP+-导通uGSN+-◎输入为高电平UIH=VDD时，uGSN=VDD>UGS(th)N,VN导通，VP截止，◎输入为低电平UIL=0V时，uGSN=0V<UGS(th)N，VN截止，VP导通，uOVDD,为高电平。一.工作原理可见该电路构成CMOS非门，又称CMOS二.特性和参数(以4000系列为例介绍)1.电压传输特性和阈值电压电压传输特性是指输出电压随输入电压变化的曲线如果,,其电压传输特性为上图二.特性和参数(以4000系列为例介绍)1.电压传输特性和阈1.电压传输特性和阈值电压在输入电压处于0~2V之间,,截止,,导通,;在区间,,同时,、将同时导通,相当于两导通管对1.电压传输特性和阈值电压在输入电压处于0~2V之1.电压传输特性和阈值电压进行分压，较低时内阻较大，内阻较小，较高。较高时内阻较小，内阻较大，较低，而在处，二者内阻相等，使，在该输入电压附近，如果由1.电压传输特性和阈值电压进行分压，较低时内阻1.电压传输特性和阈值电压低向高变化，两管均处于放在状态，输出电压将由高电平剧变为低电平；在区间，，导通，，截止，使输出发生高低电平转换的输入电压的值称为阈值电压（也称门槛电压），CMOS反相器的阈值电压为1.电压传输特性和阈值电压低向高变化，两管均处于放在状态，输2.输入端噪声容限在保证输出高、低电平基本不变（或者变化的大小不超过允许限度）的条件下，输入电平的允许波动范围称为输入端噪声容限。噪声容限越大，抗干扰能力越强。为在输出高电平的变化不大于10%的条件下，输入信号低电平允许的最大变化量称为输入低电平噪声容限为在输出低电平的变化不大于10%的条件下，输入信号高电平允许的最大变化量称为高电平噪声容限。2.输入端噪声容限在保证输出高、低电平基本不变3.输入特性C1、C2表示TN、TP的栅极等效电容uI>VDD+UDF

导通

栅极电位uG钳位在VDD+UDF

电压不超出VDD+UDF

uI<-0.7V导通

栅极电位钳位在-UDF

电压不超出VDD+UDF

3.输入特性C1、C2表示TN、TP的栅极等效电容uI>V

CMOS器件使用的电源电压VDD在3~18V，所以加到C1和C2上的电压不会超过管的耐压极限。但这种保护也是有限度的，如果超限的输入电压持续时间过长，D1、D2的正向导通电流或反向击穿电流过大，都会损坏输入保护电路，进而使栅极被击穿，因此仍需注意器件的使用规范或采取一些附加的保护措施。不难分析，当保护电路起作用时，会产生一定的输入电流（实为二极管电流）。CMOS器件使用的电源电压VDD在3~18V，所以加输入特性在-UDF<uI<VDD+UDF范围内iI=0,当uI>VDD+UDF以后，iI迅速增大，而在uI<-UDF以后，D2经RS（约1.5--2.5K）导通，iI的绝对值随uI增加而增加，二者近似呈线性关系，变化的斜率由RS决定。输入特性在-UDF<uI<VDD+UDF范围内iI4.输出特性输出特性是指电路的输出电压与输出电流的关系曲线分为低电平输出特性和高电平输出特性(1)低电平输出特性导通+当输出为低电平时(),反相器的截止,导通.电流为注入的负载电流将使其输出电平随电流的增加而有所上升.由于的内阻与有关,越高越大,内阻越小,在同样的下,增加会稍有降低.4.输出特性输出特性是指电路的输出电压与输出电流的关系曲线(2)高电平输出特性当输出为高电平时(),反相器的截止,导通.随负载电流增加内阻压降将增加,输出电平将下将.越高,越负,内阻越小,下降的越快.(3)扇出系数门电路在不影响输出高、低电平情况下，带同类型门电路的个数称为扇出系数。它反映门电路的最大带负载能力对于CMOS而言，可达几百~几千以上。(2)高电平输出特性当输出为高电平时(5.脉冲工作特性(也称动态特性)(1)传输延迟时间

MOS管在开关过程中沟道中载流子的聚集和消散几乎不需要时间,但由于集成电路内部电阻、电容的存在以及负载电容的影响，输出电压的变化仍然要滞后于输入电压的变化，产生传输延迟。负载电容是影响传输延迟时间和输出电压上升时间、下降时间的主要因素。CMOS反相器的输出电阻受大小的影响，而通常情况下，因而传输延迟时间还与有关。5.脉冲工作特性(也称动态特性)(1)传输延迟时间(1)传输延迟时间和是输入、输出波形对应边上等于最高幅度50%的两点之间的时间差.一般对门电路的传输延迟性能常用平均传输延迟时间来表示,其定义为:(1)传输延迟时间和是输入、输出波形对（２）动态功耗在动态情况下，输入电压在高、低电平之间转换的极短时间内，两管同时导通，使瞬间电源电流增加，同时负载电容充、放电电流也要消耗一部分功率，就构成了动态功耗．输入信号频率越高，电源电压越高，负载越大，动态功耗就越大．CMOS反相器动态功耗约为一（３）速度－功耗积（dp积）用速度－功耗积来衡量其质量.平均延迟时间与空载功耗的积即为速度－功耗积，也称dp积，其数值越小越好．至几毫瓦数量级，比TTL电路小得多。（２）动态功耗在动态情况下，输入电压在高、低电平之间转换的极2.3.2其它类型的CMOS逻辑门一其它逻辑功能的CMOS门电路与非门⑴电路将两个以上CMOS反相器的P沟道增强型MOS管源极和漏极分别并接，N沟道增强型MOS管串接，就构成了CMOS与非门。2.3.2其它类型的CMOS逻辑门一其它逻辑功能的C⑵逻辑功能分析或者截止截止导通

导通

A和B有低电平时输出为高电平或者或者⑵逻辑功能分析或者截止截止导通导通A和B有低电平时输出⑵逻辑功能分析截止截止导通

导通

A和B都高电平时输出为低电平⑵逻辑功能分析截止截止导通导通A和B都高电平时输出为低2.或非门⑴电路将两个CMOS反相器的开关管部分并联、负载管部分串接就构成了或非门。2.或非门⑴电路⑵逻辑功能分析当A、B中有高电平时或者导通

导通

或者截止截止或者输出为低电平⑵逻辑功能分析当A、B中有高电平时或者导通导通或者截止⑵逻辑功能分析A和B都低电平时截止截止导通

导通

输出为高电平⑵逻辑功能分析A和B都低电平时截止截止导通导通输出为高二带缓冲级的CMOS门由与非门和或非门电路可见，串接部分管子多，会影响输出高、低电平的值，对与非门来说，输出低电平将提高，对或非门来说，输出高电平将降低。串接部分的管子多少影响输出电阻。为了克服缺点，国产74HC和4000系列都采用了带缓冲级的电路结构。

），如图2.3.13所示。所谓缓冲级，就是在原来的基本电路基础上，输入端和输出端都增加一级反相器，以恢复正常的高、低电平和输出电阻。但与非门加缓冲级之后变成了或非门，而或非门加缓冲级之后变成了与非门。所以为保持与非门的逻辑关系，带缓冲级的CMOS与非门可用在输入、输出端接反相器的或非门获得（因为）二带缓冲级的CMOS门由与非门和或非门电路可见，带缓冲级的CMOS与非门带缓冲级的CMOS与非门三CMOS传输门和双向模拟开关CMOS传输门也是构成各种CMOS逻辑电路的基本单元电路。传输门电路和逻辑符号三CMOS传输门和双向模拟开关CMOS传输门也是构成各种CT1的源极（或漏极）和T2的漏极（或源极）连在一起作输入端T1的漏极（或源极）与T2的源极（或漏极）连在一起作输出端两个栅极是一对控制端，分别接入c和T1的源极（或漏极）和T2的漏极（或源极）连在一起作输入端传输门的工作原理0≦uI≦VDD截止截止输入和输出之间呈现高阻态（电阻大于）截止传输门的工作原理0≦uI≦VDD截止截止输入和输出之间呈当0≤u1≤时T1导通传输门的工作原理导通

导通

有一个管子是接通的，传输门导通。当时≤u1≤时T2导通导通

当0≤u1≤时传输门例如VDD=6V，UGS（th）N==2V，则当C接高电平接低电平（0V），且当处于0~6V之间时，（6V）、T（N）在的0~4V区间导通，T（P）在的2~6V区间导通。

由于MOS管漏、源极结构对称、可以互换，所以传输门可以作双向开关，即入端和出端可以互换使用。例如VDD=6V，UGS（th）N==2V，则当C接高电平接利用CMOS传输门和CMOS反相器组成模拟开关。模拟开关既可传递数字信号，又可传递模拟信号。典型的模拟开关电路利用CMOS传输门和CMOS反相器组成模拟开关。模拟开关既可4066双向模拟开关的逻辑符号图输入

C开关状态1导通

uo=uI0ZZ为高阻态表2.3.14066功能表4066双向模拟开关的逻辑符号图输入开关状态当模拟开关的电源电压采用双电源时，例如VDD=+5V，VSS=-5V（均对地0V而言），则输入电压对称与0V的正、负信号电压（+5V~-5V）均能传输。这时要求控制信号c=“1”为+5V，c=“0”为-5V，否则只能传输正极性的信号电压。四漏极开路的CMOS门（OD门）它是基于“线与逻辑”的实际需要而产生的。所谓“线与”是将两个以上的门电路的输出端直接并联起来，实现几个函数的逻辑乘，在理论上是可行的，但普通的门电路实现“线与”却是不安全的。因为普通门电路的输出级绝大部分都采用互补的工作方式（包括MOS门和TTL门的绝大部分芯片）。当模拟开关的电源电压采用双电源时，例如VDD例如CMOS反相器，当输出高电平时上半部分TP导通，当输出低电平时，下半部分TN导通。如果两反相器输出端作“线与”联接，则Y=当两个门中的一个输出高电平，另一个输出低电平，则必然有很大的电源电流流过两个门输出级，这个电流的数值将远远超出正常的工作电流，从而造成门电路的损坏。解决上述问题的办法是将输出级上半部分的TP管去掉，做成漏极开路的门电路（OD门）。

例如CMOS反相器，当输出高电平时上半部分TP导通，双2输入与非缓冲/驱动器40107的逻辑图。输出级是一只漏极开路的N沟道增强型MOS管，在输出低电平（UOL<0.5V）时，能吸收的最大负载电流可达50mA。在输入级与输出级采用不同的电源电压VDD1和VDD2的条件下，还可以输入信号高、低电平VDD1—0转换成输出信号低、高电平0—VDD2。OD与非门的逻辑符号双2输入与非缓冲/驱动器40107的逻辑图。输出级是一OD门在使用时，要将各个门输出级TN管的漏极通过公共的上拉电阻RP接电源VDD。上拉电阻RP的选择要确保在驱动特定负载时，输出的高、低电平符合逻辑要求，同时使输出级电流限定在允许的范围内。上拉电阻可依据下述两种情况进行计算：

当线与的所有OD门截止时，输出为高电平，为了保证输出高电平不低于标准下限UOH（min），RP不应选得太大，由此可计算RP的上限值。OD门在使用时，要将各个门输出级TN管的漏极通过公共上拉电阻可依据下述两种情况进行计算：当线与的所有OD门截止时，输出为高电平，为了保证输出高电平不低于标准下限UOH（min），RP不应选得太大，由此可计算RP的上限值。

RP（max）=式中：VDD——直流电源电压；UOH（min）——规定的输出高电平的下限值，如被驱动的负载门输入高电平下限UIH（min）

>UOH（min），则应代入UIH（min）；nIOH——发生线与关系的OD门输出全部截止时的总漏电流值；——所有负载门输入高电平的输入电流的总和；上拉电阻可依据下述两种情况进行计算：当线与的所有OD门截止时当线与的OD门中只有一个输出级导通时，全部负载电流都将流入导通的那个门，由电源经上拉电阻流进OD门的电流将受到限制。RP的值不可太小，以确保流入导通OD门的电流不至于超过最大允许值ILM，同时确保OD门输出低电平不高于标准上限UOL（max），由此可计算RP的下限值RP（min）=式中：UOL（max）——规定的输出低电平的上限值；ILM——驱动器件IOL的最大允许值；

——上拉电阻下端的所有负载门灌入OD门电流的总值。RP（min）<

<RP（max）

OD门不但可以解决线与问题，而且因为其电源电压VDD可以单独设置，能够满足负载较高驱动电压和较大负载电流的需要，所以它还具有一定的灵活性。当线与的OD门中只有一个输出级导通时，全部负载电流都将流入导五、三态输出CMOS门电路（TS门或称TSL门）工作原理三态输出门与普通门电路的区别在于，三态输出门除了有正常的高、低电平状态外，还有输出电阻极高的禁止态，也称为高阻状态，故称为三态门电路。

这个电路是普通门电路基础上附加控制电路而构成的。在原来CMOS反相器的负载管TP上端串入

，管型也为P沟道，在驱动管TN下端串入管型为N沟道，二者均为增强型，、分别由使能控制端或EN控制，当=1时，、同时截止，输出呈现高阻状态。当=0时，同时导通，反相器正

常工作，Y=。

五、三态输出CMOS门电路（TS门或称TSL门）工作原理“▽”表示三态输出表示低电平有效、高电平禁止工作原理

A

Y功能1

X

Z禁止000110正常工作使能端低电平有效的三态反相器真值表Z：代表高阻“▽”表示三态输出表示低电平有效、高电平禁止工作原理有的电路输入使能端为高电平有效，输出为正常的逻辑电平；使能端为低电平时输出为高阻（禁止）态

当EN=1

导通当EN=0，、T1截止截止截止导通

高阻状态有的电路输入使能端为高电平有效，输出为正常的逻辑电平2.三态门的应用

⑴用三态门接成总线结构TSL门在计算机系统中经常被用作数据传输。为了减少连线的数目，希望能在同一条导线上分时传递若干门电路的输出信号，这时就可以用三态门来实现。只要控制端EN轮流为1，且任何时刻仅有一个为1，就可以把各个门的输出信号轮流送到公共传输线——总线上去而又互不干扰，这种连接方式称为总线结构。

2.三态门的应用⑴用三态门接成总线结构TSL门在⑵用三态门实现数据的双向传递

当EN=1工作高阻状态数据D0经G1反相后送到总线

当EN=0高阻状态工作数据经反相后在G2的输出端端送出⑵用三态门实现数据的双向传递当EN=1工作高阻状态数据工程实际中，经常将多个双向三态传输器集成在一个芯片内，使用起来十分方便。如54HC640、54HCT640等。输出允许控制端（低电平有效）

传输方向控制端（M=1，A→B；M=0，B→A）

逻辑符号尚未包括的20号引脚为电源端VDD（或VCC）；10号引脚为接地端GND

1A~8A、1B~8B——输入/输出数据端口工程实际中，经常将多个双向三态传输器集成在一个芯片内2.3.3CMOS改进型的门电路高速CMOS电路高速CMOS器件以74HC和74HCT系列为代表，尺寸缩小到4000系列的使寄生电容减少,从工艺上采用了硅栅自对技术，减少了寄生电容。开关速度将提高10倍，功耗相应地减少为4000系列的与4000系列相比，功耗低，在与TTL采用相同的电源电压（VCC=5V）条件下，噪声容限约为TTL电路的两倍，平均传输延迟时间每门可小到6-10ns，速度与基本的TTL和LSTTL门电路相当。此外，外形尺寸、管脚排列与TTL电路相同，使用的电源电压为5V时，74HCT系列输出的高、低电平与TTL电路兼容。2.3.3CMOS改进型的门电路高速CMOS电路二双极型-CMOS电路双极型-CMOS电路的简称是Bi-CMOS（Bipolar-CMOS）电路，这种电路的特点是逻辑部分采用CMOS结构，输出级采用双极型三极管，下图所示为其反相器电路的基本结构。R1、R2也常采用MOS管组成的有源负载代替。它兼有CMOS电路低功耗和双极型电路低输出内阻的优点。目前已有的Bi-CMOS产品为74BCT系列，可与TTL的74系列及CMOS的74HCT系列兼容。其反相器的tpd最小可达1ns。二双极型-CMOS电路双极型-CMOS电路的简称是Bi-下列出了CMOS器件在功耗和速度方面的参数，以便于与TTL系列器件相比较。表中参数tpd为传输延迟时间，PD为每门功耗，dp为延迟功耗积。系列参数基本的CMOS(4000/4000B系列)高速CMOS(74HC系列)与TTL兼容的高速CMOS（74HCT系列）与TTL兼容的高速Bi-CMOS(74BCT系列)Tpd/ns(CL=15pF)

PD/mW

dp/ns.mW750.0020.15101.5515.5131.00213.0262.90.0003~7.50.00087~22下列出了CMOS器件在功耗和速度方面的参数，以便于与TTL系2.3.4CMOS电路的正确使用2．组装、测试时，电烙铁、仪表、工作台应有良好的接地。操作人员服装、手套等应选用无静电材料制作。焊接是烙铁功率不应超过20W，最好用电烙铁余热快速焊接。也可以将插件座焊在线路板上，而后将器件插在座上，这样最安全。1．存放CMOS集成电路时要屏蔽，一般放在金属容器内，也可以用金属箔将引脚短路CMOS电路由于输入电阻高，极易接受静电电荷。为了防止产生静电击穿，生产CMOS时，在输入端都加了标准保护电阻，但这并不能保证绝对安全，因此使用CMOS电路时，必须采取预防措施：2.3.4CMOS电路的正确使用2．组装、测试时，电3.多余的输入端绝对不能悬空，否则会因受干扰而破坏逻辑关系。可以根据逻辑功能需要，分情况对多余输入端加以处理。例如，与门和与非门的多余输入端应接到VDD或高电平上；或门和或非门的多余输入端应接到VSS或低电平上；如果电路的工作速度不高，不需要特别考虑功耗，也可以将多余输入端使用并联，如图所示。3.多余的输入端绝对不能悬空，否则会因受干扰而破坏逻1．在输入端接低内阻信号源时，应在输入端与信号源之间串入限流电阻，以保证输入保护二极管导通时，电流不超过1mA。2．在输入端接有大电容时，应在输入端与电容之间接保护电阻RP，其阻值可按uC/1mA计算。此处uC为电容上的电压（单位为V），如图所示。二、为了使输入保护电路电流容量不超限（一般为1mA），在可能出现较大输入电流的场合采取保护措施：1．在输入端接低内阻信号源时，应在输入端与信号源之间串入限流3．在输入端接有长线时，可能会分布电感、分布电容而产生寄生震荡，亦应在长线与输入端之间加限电阻，其阻值可按RP=VDD/1mA计算，如图所示。3．在输入端接有长线时，可能会分布电感、分布电容而产生寄生震三、因为CMOS电路存在寄生三极管效应而产生的锁定效应，使其在电源电压VDD超限、uI超限或uo超限时不能正常工作，所以首先应保证电源电压的波动不超过限度，输出电压不超过电源电压的范围。采取以下防护措施：1．在输入端与电源两端及输出端与电源两端加导通压降较低的钳位二极管（如锗二极管或肖特基二极管），如图所示，确保uI、uO满足表达式。式中UF为二极管的正向导通电压。-UF<uI<VDD+UF

-UF<uO<VDD+UF三、因为CMOS电路存在寄生三极管效应而产生的锁定效2．在电源输入端处加去耦电路，如图为确保VDD可能出现的瞬间高压得到缓解，对VDD应满足表达式的要求。

VDD<VDD(BR)VDD（BR）为VDD端的击穿电压。3．如果系统有两个以上电源（如还有信号源和负载电源），各电源开、关顺序应遵循“启动时先接通CMOS电路的电源，关机时后切断CMOS电路的电源”这一原则。2．在电源输入端处加去耦电路，如图为确保VDD可能出现的瞬间概述：

在双极型集成逻辑门电路中应用最广泛的是TTL电路。目前国产的TTL电路有54/74、54/74H、54/74S、54/74LS、54/74AS、54/74ALS等六大系列。现对型号构成说明如下。以CT74LS160CJ为例：

74LS160CJ①74：国际通用74系列54：国际通用54系列

空白：标准系列LS：低功耗肖特基系列H：高速系列AS：先进的肖特基系列S：肖特基系列ALS：先进的低功耗肖特基系列④C：0～70（只出现在74系列）M：-55～125（只出现在54系列)⑤D：多层陶瓷双列直插封装J：黑瓷低熔玻璃双直插封装P：塑料直插封装F：多层陶瓷扁平封装160:同步十进制计数器2.4TTL集成逻辑门概述：在双极型集成逻辑门电路中应用最广泛的是TT2.4.1TTL与非门的工作原理一、电路结构输入级的T1为多发射极晶体管，它相当于发射极独立而基极和集电极分别并联在一起的三级管。D1,D2：钳位二极管2.4.1TTL与非门的工作原理一、电路结构输入级的T1二工作原理3.4V0.3V1V深度饱和截止截止1、当A,B分别为高、低电平时Z的输出:3.4V二工作原理3.4V0.3V1V深度饱和截止截止1、当A,二工作原理3.4V导通导通2、当A,B同时为高电平时3.4V倒置截止截止2.1VZ的输出:Z

和A、B为与非关系，即Z=AB。二工作原理3.4V导通导通2、当A,B同时为3.4V倒置2．4．2其它类型的TTL门电路一其它逻辑功能的TTL门电路

在TTL门电路的定型产品中，除了与非门之外，还有或非门、与门、或门、与或非门、异或门和反相器等到几种常见的类型。它们功能不同，但输入、输出端的电路结构均与TTL与非门基本相同，TTL电路的逻辑符号与CMOS电路的逻辑符号完全相同。二集电极开路的门电路（OC门）

在TTL电路中解决线与安全性的方法是把门电路输出级改为集电极开路的三极管结构，做成集电极开路输出的门电路，简称OC门（OpenCollector）。2．4．2其它类型的TTL门电路一其它逻辑功能二集电极开路的门电路（OC门）这种门工作时需要在输出级开路的集电极和电源之间加负载电阻，该负载电阻称为上拉电阻RP。只要RP的数值选择得当，就能做到既保证输出高、低电平符合要求，又能做到输出级三级管不过载。集电极开路与非门的电路集电极开路与非门的逻辑符号二集电极开路的门电路（OC门）这种门工作时需要在输出级开三、三态输出门（TSL）控制端高电平有效控制端低电平有效通过加控制电路的方法，TTL电路也可以构成三态输出逻辑门TSL（TristateLogic）门。三、三态输出门（TSL）控制端高电平有效控制端低电平有效通过截止1、当控制端EN为高电平时输出状态完全取决于输入A、B，即为正常的高电平或低电平。三、三态输出门（TSL）截止1、当控制端EN为高电平时输出状态完全取决于输入A、B，三、三态输出门（TSL）2、当控制端EN为低电平时导通T3，T4、T2、T5都截止,电路处于高阻状态这就是TSL门的第三个状态（禁止态）。此电路EN为高电平时，输出状态正常，称EN高电平有效。三、三态输出门（TSL）2、当控制端EN为低电平时导通T3，2.4.3各种系列的TTL门电路及其性能比较一、54/74S系列

54/74S系列在结构上与54/74H系列的不同之处有两点，一是采用了抗饱和三极管（或称肖特基三极管），二是引入了有源泄放电路，使工作速度有明显提高。抗饱和三极管是由普通的双极型三极管和肖特基势垒二极管（简称SBD，即SchottkyBarrierDiode）而组成的2.4.3各种系列的TTL门电路及其性能比较一、54肖特基势垒二极管是由金属和半导体接触而形成的。和普通的PN结二极管比较，它的开启电压较低，只有0.4V左右，将SBD并联于三极管的b-c结，就构成了抗饱和三极管。当三极管b-c结进入正向偏置以后，SBD首先导通，将b-c结的正向电压钳位于0.4V，从基极注入的过驱动电流便经SBD流走（分流），使基极电流不增加，这就有效地制止了三极管进入深饱和状态。肖特基势垒二极管是由金属和半导体接触而形成的。和普通的2．有源泄放电路是将与非门中T2的射极电阻R3用有源元件T6极电阻Rb、Rc组成的有源电路代替。54/74S系列与非门中的有源泄放电路当T2由截止变为导通的瞬间，由于T6的基极串接了电阻Rb，所以T5的基极必将先于T6的基极导通，这时T2的发射极电流几乎全部注入T5的基极，从而加速了T5的导通过程。而在稳态情况下，由于T6导通后的分流作用，减小了T5基极电注，这又有助于T5脱离饱和状态。2．有源泄放电路是将与非门中T2的射极电阻R3用有源元件T6当T2由导通变为截止瞬间，因T6仍处于导通状态，为T5的基极提供了一个瞬间的低内阻泄放电路，有助于从T5基极抽走存储电荷，使T5得以迅速截止。因此T6的引入缩短了门电路的传输延迟时间。由于T2的发射击结不是经电阻R3，而是必须经T5或T6才能导通，所以不存在T2导通而T5尚未导通的阶段，从而改善了电压传输特性。在54/74S系列中电阻阻值比较小和引入抗饱和三极管也带来一些缺点，一是电路的功耗大了，另一个是由于T5导通时脱离了深度饱和状态，导致输出低电平升高，最大值UOLmax可达0.5V左右。当T2由导通变为截止瞬间，因T6仍处于导通状态，为T5的基极二、54/74LS系列54/74LS系列与非门的典型电路54/74LS系列仍然沿用54/74S系列提高工作速度的两个方法——使用抗饱和三极管和引入有源泄放电路。二、54/74LS系列54/74LS系列与非门的典型电路541、大幅度地提高了电路中各电阻的阻值，降低了功耗，同时将T3发射极原来接地的电阻R5改接到输出端，减少了T3导通时R5上的功耗。2、将输入端的多发射极三极管T1代之以肖特基二极管SBD，因为这种二极管无电荷存储效应，有利于提高工作速度。3、接入了D3、D4两上SBD管。当输出端由高电平跳变为低电平时，D4经T2的集电极和T5的基极为输出端的负载电容提供了放电回路，既加快了负载电容的放电速度，又为T5增加了基极驱动电流，加速了T5的导通过程。同时，D3也通过T2为T4的基极提供了一个附加的低内阻放电通路，使T4更快地截止，也有利于缩短传输延迟时间。由于采取了上述措施，使54/74LS系列的dp积大为减小。此外，在结构上还采取了一些其它措施，主要是：1、大幅度地提高了电路中各电阻的阻值，降低了功耗，同时将T3三、54/74AS和54/74ALS系列54/74AS系列与54/74S系列电路结构相似，不同之处是采用了很低的电阻阻值，从而提高了工作速度，但在功耗指标上比54/74S系列还略大一些。54/74ALS系列为了降低功耗，电路中采用了较高阻值的电阻，同时通过改进工艺缩小了内部各器件的尺寸，获得了减小功耗、缩短延迟时间的双重效果。在TTL电路中ALS系列是综合指标“延迟-功耗积”（dp积）最小的一种。54系列和74系列的区别在于工作环境温度和电源电压工作范围不同。54系列的工作环境温度为-55∽+125oC，电源电压工作范围为5V+-10%；74系列的工作环境温度为0∽70oC，电源电压工作范围为5V+-5%。不同系列的TTL器件，只要器件型号的后几位数码（功能序号）一样，它们的逻辑功能、外形尺寸、引脚排列就完全相同。CMOS器件的74HC10、74HCT10也都是引脚排列、外形尺寸和逻辑功能完全相同的三3输入与非门。它们都采用14条引脚双列直插封装，而且输入端、输出端、电源、地线的引脚位置也是相同的。三、54/74AS和54/74ALS系列54/74A2.4.4TTL与非门的外特性及其主要参数一电压传输特性图显示了当输入为低电平时，输出为高电平，如图中AB段；输入为高电平时，输出为低电平，如图中CD段。在输入由低电平向高电平过渡过程中，输出也由高电平向低电平转化，如图中BC段。电压传输特性是指输出电压随输入电压变化的关系曲线uO=f(uI)。54/74LS系列与非门的电压传输特性2.4.4TTL与非门的外特性及其主要参数一电压传输特与非门的电压传输特性可以定义一些参数：1、标准输出高电平USH（UOH）在逻辑电路中，前后级一般为同类型门电路相连接，前一级门电路输出高电平，即为后级门电路输入高电平。由于负载的不同，其输出电压与空载时（uO=3.4V）是有区别的。在手册中把输出高电时平的下限值（对产品的要求）称为标准输出高电平USH，也记为UOH。54/74LS系列的UOH为2.7V，而54/74H系列UOH≥2.4V。2、标准输出低电平USL（UOL）在同类型门电路相连时，前级门电路输出低电平，即为后级门电路输入低电平。在手册中，把输出低电平的上限值称为标准输出低电平USL。对于54/74和54/74H系列，USL≤0.4V；对于54/74S和54/74LS系列，USL≤0.5V。与非门的电压传输特性可以定义一些参数：1、标准输出高电平US3.

阈值电压UTH根据阈值电压的定义，电压传输特性转折区中点所对应的输入电压值即为阈值电压UTH。对于54/74H系列UTH=1.4V，54/74LS系列UTH=1.2V。噪声容限噪声容限是指在保证逻辑功能的前提下，对于输入信号（前级输出的标准平）来说，在此输入信号电平基础上允许叠加的噪声（或干扰）电压的值。因为TTL电路的电源电压是固定的，所以其噪声容限基本上也为定值。根据图2.4.2可作估算如下：3.阈值电压UTH噪声容限(1)输入低电平噪声容限UNL是在保证输出为高电平UOH时，输入低电平的允许上限值UILmax与输入低电平（前级标准输出低电平）USL之差，即UNL=UILmax-USL这是输入低电平时允许的正向干扰电压值。为确保输出高电平的可靠，54/74LS的UILmax定为0.8V,则

UNL=UILmax-USL=（0.8-0.5）V=0.3V(1)输入低电平噪声容限UNL(2)输入高电平噪声容限UNH是在保证输出为低电平UOL时，输入高电平的允许下限值UIHmin与输入高电平（前级标准输出高电平）USH之差，即UNH=UIHmin-USH这是输入高电平时允许的负向干扰电压值。为确保输出低电平的可靠，54/74LS的UIHmin定为1.8V，则

UNH=UIHmin-USH=(1.8-2.7)V=-0.9VCMOS电路的逻辑摆幅（高、低电平之差）较大，几乎等于电源电压VDD，而且VDD的值可取范围较大，所以其抗干扰能力较强。TTL电路的电源电压VCC为5V，其输出的逻辑摆幅较小，所以其抗干扰能力稍差。(2)输入高电平噪声容限UNHCMOS电路的逻辑摆幅二、输入特性要正确处理门电路和门电路、门电路和其它电路之间的连接问题，必须了解门电路输入特性。与CMOS电路相比，讨论TTL与非门的输入特性更具有实际意义，因为无论输入高、低电平，输入端总是有电流的。当与非门输入低电平时T1饱和，发射结导通，输入端电流流出。对于54/74H系列，当VCC=5V，UIL=0.35V时，其输入低电平电流为IIL=-=-mA≈-1.4mA当入端短路（即uI=0）时，IIL被称为输入短路电流IIS，显然IIS=-=-mA≈-1.5mA二、输入特性要正确处理门电路和门电路、门电路和其它电在实际使用TTL门电路时，还会遇到其输入端通过外接电阻接地的情况，如图a所示。输入电流流过外接电阻Ri产生电压uI,这一电压力与阻值有关，但考虑到T1集电结，T2，T5发射结对uB1的钳位作用，所以u1与Ri并非为线性关系，而是如图b所示。当Ri较小时，u1较低，T5截止，输出高电平。Ri较大时，u1较高（但不会超过1.4V），T5饱和，输入低电平。可以计算出，当Ri≤0.9时，对应于输入低电平（uI≤UILmax）当Ri≥2.5时，对应于输入高电平（uI≈UTH）；当0.9kΩ<R<2.5kΩ时，与非门处于不稳定状态（处于传输特性的转折区附近）。可以将图(b)称为与非门的输入负载特性。如果将两个TTL与非门G1、G2前后通过电阻串接起来，则这个电阻不应超过0.9kΩ，否则不论G1输出高电平还是低电平，G2入端将高于UILmax,G1失去了对G2的控制作用。当入端电压大于门槛电压（即为高电平）时，流入入端的电流被称为输入漏电流IIH。此时，如果uI≥USH=2.7V,则T1管uBE<0,uBC>0,发射结反偏，集电结正偏，相当于把发射极当作集电极，把集电极当作了发射极，管子处于倒置工作状态，此时三极管电流放大系数非常小（约在0.01以下），所以高电平输入电流IIH也非常小，一般在20～40A左右。输入短路电流IIS（或IIL）和输入漏电流IIH都是与非门的重要参数。因为入端电流就是前级门电路的负载电流，它们是估算前级门带负载能力的依据之一。在实际使用TTL门电路时，还会遇到其输入端通过外接电三、输出特性

TTL与非门的输出特性反映了输出电压uO和输出电流iO的关系。当输出电压为低电平（T5饱和）时，负载电流iO为灌电流，灌电流的增加将减轻T5的饱和深度，所以uO随iO呈增加趋势；当输出电压为高电平（T5截止）时，负载电流为拉电流，随拉电流的增加，在输出电阻（100左右）上的压降增加，所以uO随iO增加呈下降趋势。一般IOmax=±（12～15)mA，由此可确定其扇出系数NO。扇出系数NO是指输出端是最多能带同类门的个数，它反映了与非门的最大带负载能力。输出特性是确定扇出系数的依据。NO=

IOmax为UOL不大于0.35V时允许灌入的最大灌入负载电流。IIS为输入短路电流。NO==8～10三、输出特性TTL与非门的输出特性反映了输出电压uO和输四、TTL与非门的其它参数1.平均延迟时间tpd它属于与非门的开关特性，反映了与非门的工作速度。tpd一般通过实验方法测定，CT54/74H系列tpd在6∽10ns。2.空载导通电源电流ICCL和空载截止电源电流ICCHICCL是指输入端全部悬空（相当于输入全1），与非门处于导通状态（T5饱和）时，电源提供的电流。ICCH是输入端接低电平、输出端开路时，电源提供的电流。CT54/74H的ICCL≤10mA,ICCH≤5mA。3.空载导通功耗PON和空载截止功耗POFF将空载电源电流ICCL和ICCH分别乘以电源电压就得到PON和POFF，它们是衡量集成电路本身功耗水平的参数。4.dp积:同CMOS电路一样，TTL电路亦用速度-功耗积（亦称延迟-功耗积）即延迟时间与空载功耗的乘积来衡量其总体质量，其值越小越好。tpd=(tPLH+tPHL)四、TTL与非门的其它参数1.平均延迟时间tpdtpd=(为了便于比较，现将不同系列TTL门的延迟时间、功耗和延迟-功耗积列于表中。从表中性能比较可知，在TTL门电路中，目前较多选用性能优越的LS、AS和ALS系列。系列74/5474H/54H74S/54S74LS/54LS74AS/54AS74ALS/54ALStpd(ns)1064101.54P/每门(Mw)1022.5202201dp积(ns-mW)1001358020304参数为了便于比较，现将不同系列TTL门的延迟时间、功耗和从表中性ECL的电源电压为VCC=0V，VEE=-5.2V/-4.5V,UI、UO均为负值系列参数CMOSTTLECL400074HC74HCT7474LS74AS74ALS10K100KVcc/V5555555-5.2-4.5UIH(min)/V3.53.522.02.02.02.0-1.2-1.2UIL(max)/V1.51.00.80.80.80.80.8-1.4-1.4UOH(min)/V4.64.44.42.42.72.72.7-0.9-0.9UOL(max)/V0.050.10.10.40.50.50.5-1.7-1.7IIH(max)/µA0.10.10.1402020020500500IIL(max)/mA-0.1*10-3-0.1*10-3-0.1*10-3-1.6-0.4-2.0-0.2-0.5-0.5IOH(max)/mA-0.51-4-4-0.4-0.4-2-0.4-50-50IOL(max)/mA0.51441682085050tpd/ns45101010101.5420.75P(功耗/门)/mW5*10-31*10-31*10-31022012540表中为各种系列门电路的主要参数，这些参数的测试条件在器件手册中有具体的说明。由于不同厂家生产的同一类型产品性能相差较大，故表中提供的参数仅供定性比较时参考。ECL的电源电压为VCC=0V，VEE=-5.2V/-4.2.4.5其它双极型集成逻辑门电路的特点一、ECL逻辑门电路这是一种突出提高开关速度、管子工作于非饱和状态的射极耦合电路。它的主要特点是工作速度高（tpd≈1∽5ns），带负载能力强（扇出系数No=25∽100），功能也较强，可以实现线或逻辑（因为其输出级是射极开路，可以把多个ECL的出端连接起来，通过公共电阻接负电源实现线或）。在大型高速计算机中，ECL得到了广泛应用。它的缺点是功耗较大，抗干扰能力较低。二、I2L逻辑门电路这是一种合并型晶体管逻辑（或称集成注入逻辑）电路。它的突出特点是工作电压低，工作电流小（不超过1nA），功耗低，适合于制造大规模数字集成电路（集成度可高达500门/mm2,比高集成度的CMOS电路还大）。它的主要缺点是工作速度低，抗干扰能力较差。为了克服这些缺点，目前已出现了肖特基I2L电路。2.4.5其它双极型集成逻辑门电路的特点一、ECL逻辑门电2.4.6双极型集成逻辑门电路使用中的几个实际问题一、输入端的扩展每个门电路输入端的数目是有限的，当需要的输入端个数是多个时，可以利用在门电路的扩展端外接扩展器来解决，这种办法有时要比用普通门电路去组合简便。通常使用的有与扩展器和与或扩展器。为与或扩展器54/74H62的逻辑符号为带扩展输入端的与或非门54/74H53。常用的扩展器还有54/74H60、54/74H61（均为与扩展器）；带扩展输入端的门电路还有54/74H50、54/74H52等。2.4.6双极型集成逻辑门电路使用中的几个实际问题一、输入端二、多余输入端的处理

为防止干扰，增加工作的稳定性，与非门多余输入端一般不应悬空（悬空相当于逻辑1），而应将其接正电源或固定的高电平，也可以接至有用端，如图2.4.10所示。或门和或非门多余输入端可直接接地。二、多余输入端的处理三、TTL电路使用中的注意事项1.对已经选定的元器件一定要进行测试，参数的性能指标应满足设计要求，并留有裕量。要准确识别各元器件的引脚，以免接错造成人为故障甚至损坏元器件。2.TTL电路的电源电压不能高于+5.5V，使用时不能将电源与“地”引线端颠倒错接，否则将会因电流过大造成器件损坏。3.电路的各输入端不能直接与高于+5.5V、低于-0.5V的低内阻电源连接，因为低内阻电源能提供较大电流，会因过热而烧毁器件。4.除三态门和OC门之外，输出端不允许并联使用，OC门线与时应按要求配好上拉负载电阻。5.输出端不允许与电源或“地”短路，否则会造成器件损坏，但可以通过电阻与电源相连，提高输出高电平。6.在电源接通情况下，不要移动或插入集成电路，因为电流的冲击会造成永久性损坏。三、TTL电路使用中的注意事项1.对已经选定的元器件一定要进8.为了防止动态尖峰或脉冲电流通过公共电源内阻耦合到逻辑电路造成干扰，在电源与地线间通常接入10∽100F的低频去耦滤波电容。大电容器有分布电感，不能滤除高频干扰，因此每一芯片电源端还应加接0.1F电容，以滤除高频开关噪声。9.为了减少噪声，应将电源“地”和信号“地”分开。先将信号“地”汇集一点，然后用最短的导线将二者连在一起。如果系统中含有模拟和数字两种电路，同样应将二者的“地”分开，然后再选一合适的公共点接地。必要时可设计模拟和数字两块电路板，各备直流电源，然后将二者恰当的“地”连接在一起。7.一个集成块中一般包括几个门电路，为了降低功耗，可将不使用的与非门和或非门等器件的所有输入端接地，并且将它们的输出端连到不使用的与门输入端上。如图所示。8.为了防止动态尖峰或脉冲电流通过公共电源内阻耦合到逻辑电路在数字系统中，由于工作速度、功耗等指标的要求，往往出现CMOS电路和TTL电路混合使用的情况，这就需要处理好两种门电路之间前后连接的问题；有时也需要特殊处理门电路和驱动电流较大的负载之间的连接问题，这就是所谓的接口问题。在前后连接的两级中，称前级为驱动级，后级为负载级，驱动级应为负载级提供合乎标准的高、低电平和足够的驱动电流，即应同时满足下列各式：驱动门负载门UOH(min)≥

UIH(min)UOL(max)≤UIL(max)

IOH(max)≥

nIIH(max)

IOL(max)≥

mIIL(max)其中n和m分别为负载电流中IIH、IIL的个数，如图所示。动门与负载门的连接2.5不同类型门电路的接口在数字系统中，由于工作速度、功耗等指标的要求，往往出一、用TTL电路驱动CMOS电路用TTL电路驱动4000系列和74HC系列CMOS电路

设法将TTL电路输出的高电平提升到3.5V以上。可采取下列三种办法：用接入上拉电阻提高TTL电路输出的高电平当TTL电路的输出为高电平时，输出级的负载管和驱动管同时截止，故有

UOH=VDD–RU(IO+nIIH)

式中的IO为TTL电路输出级T5管截止时的漏电流。由于IO和IIH都很小，所以只要RU的阻值不是特别大，输出高电平将被提升至UOH≈VDD。(1)在TTL电路的输出端与电源之间接入上拉电阻RU一、用TTL电路驱动CMOS电路用TTL电路驱动4000系列(2)当CMOS电路采用的电源电压较高，使UIHmin值超过TTL输出级所能承受的电压时，例如VDD=15V，UIHmin会达到11V，这时应采用OC门作驱动门（其输出级耐压可达30V）。OC门上拉电阻应按规定正确选择。(3)当TTL与CMOS电源不同时，可采用具有电平转移作用于的专用芯片进行接口。如40109，它有两个电源端，VCC=5V，VDD=10V，其输入为1.5V/3.5V，输出为9V/1V。在40109与TTL之间加上拉电阻RU，将TTL输出的高电平提升到3.5V以上，则由40109输出的电平就满足了负载CMOS的输入电平的要求，其接口情况如下图所示。常用的接口芯片还有74LS06、7416、7407、7417等。(2)当CMOS电路采用的电源电压较高，使UIHmin用带电平偏低的门电路实现电平变换2.用TTL电路驱动74HCT系列CMOS电路TTL电路的输出可以满足74HCT系列的所有输入要求，因此，接口时无需另加任何元器件，只要将TTL电路的输出端直接与74HCT电路输入端连接起来就可以了。用带电平偏低的门电路实现电平变换2.用TTL电路驱动74H二用CMOS电路驱动TTL电路1.用4000系列CMOS电路驱动74系列TTL电路。（1）、将同一封装内的CMOS门并联使用，以扩大输出低电平时的带负载能力，如图所示。将CMOS门电路并联以提高带负载能力

二用CMOS电路驱动TTL电路1.用4000系列CM（2）、将CMOS输出端增加一级CMOS驱动器（如4010、40107等），40107输出低电平时IOL≥16mA,能驱动10个54/74系列的TTL门。若找不到合适的驱动器，可用三极管放大器来实现电流的扩展，如图所示。图2.5.5CMOS到TTL中间加驱动器(a)通过CMOS驱动器驱动TTL电路(b)通过电流放大器驱动TTL电路（2）、将CMOS输出端增加一级CMOS驱动器（如42.用4000系列CMOS电路驱动74LS系列TTL电路如果负载门74LS只有一个，可直接用4000系列CMOS电路驱动74LS系列TTL电路。如果所带负载门个数m≥1,则仍需要用上面讲的办法去接口。3.用74HC/74HCT系列CMOS电路驱动TTL电路无论负载门是74系列TTL电路还是74LS系列TTL电路，都可以直接用74HC或74HCT系列CMOS门驱动。三、门电路带负载时的接口电路当用门电路驱动执行性负载时，应根据负载的要求进行正确的接口。1、用门电路直接驱动显示器件在数字电路中，往往需要用发光二极管来显示传输的信息，如简单的逻辑器件的状态，七段数码显示，图形符号显示，等等。在每种情况下均须接口电路将数字信号转换为模拟信号进行显示。2.用4000系列CMOS电路驱动74LS系列TTL电路下图表示CMOS反相器74HC04驱动一发光二极管LED，电路中串联了一限流电阻R以保护LED。限流电阻的大小可分别按下面两种情况来计算。对于图(a)，当门电路的输入为低电平时，输出为高电平，于是

R=反之，当LED接入电路的情况如图(b)所示时，门电路的输入信号应为高电平，输出为低电平，故有

R=以上两式中，ID——LED的电流，UF——LED的正向压降，UOH和UOL为门电路