基于FPGA的任意数值分频器的设计

第３６卷第２期２０１０年２月信息化研究ＩｎｆｏｒｍａｔｉｚａｔｉｏｎＲｅｓｅａｒｃｈＶ０１．３６Ｎｏ．２Ｆｅｂ．２０１０基于ＦＰＧＡ的任意数值分频器的设计周殿凤，康素成，王俊华（盐城师范学院物理科学与电子技术学院，江苏省盐城市２２４００２）摘要：介绍了基于ＦＰＧＡ的任意分频系数的分频器的设计，该分频器能实现分频系数和占空比均可以调节的３类分频：整数分频、小数分频和分数分频。所有分频均通过ＶＨＤＬ语言进行了编译并且给出了仿真图。本设计中的分频器没有竞争冒险，可移植性强，占用的ＦＰＧＡ资源少。本设计在Ａｌ－ｔｅｒａ公司的ＣｙｃｌｏｎｅｌＩ系列ＥＰ２Ｃ３５型ＦＰＧＡ芯片中完全可实现，结果表明设计是正确和可行的。由于分频器应用非常广泛，故本设计具有很强的实用价值。关键词：ＦＰＧＡ；ＶＨＤＬ；分频器中图分类号：讹７７０引言ＦＰＧＡ作为未来数字系统的３大基石（ＦＰＧＡ、率的１／１０。从图１可看出当Ｊ＝５＝ｍ／２时输出时钟占空比为５０％。ＤＳＰ、ＣＰＵ）之一，成为目前硬件设计研究的重点…。在数字系统的设计中，设计人员会遇到各种形式的分频需求，如偶数分频、奇数分频、半整数分频、小数分频和分数分频等。在某些设计中，系统不仅对频率有要求，而且对占空比也有严格的要求。由计数器或计数器的级联构成各种形式的偶数分频及非等占窄比的奇图１１０分频器波形图占空比为５０％的奇数分频实现起来较为困难，实现的方法较多，文中介绍了一种占用资源较少的方法。假设要实现占窄比为５０％的ｍ＝２ｎ＋１分频，选择两个２，ｌ＋ｌ进制计数器控制两个中间时钟ｃｌｋｌ和ｅｌｋ２，ｌ数分频实现起来较为简单，但对半整数分频及等占空比的奇数分频实现较为困难，小数分频和分数分频更困难拉Ｊ。为＇广解决这一问题，本文首先分析了各种分号计数器在输入时钟ｃｌｋ的上升沿计数，２号在ｃｌｋ的下降沿计数。当计数器１输出为０～ｎ一１时ｃｌｋｌ为频器的设计方法，然后将其综合起来成为一个通用分频器。通过分析分频器的原理，探索出了一套简单明了的设计方法，设计了一个任意数值通用分频器，该分频器没有毛刺且占用的逻辑资源较少。ｌ，输出为，ｌ一２，ｌ时ｃｌｋｌ为０且计数器ｌ输出为２ｎ时计数器１清０，如此循环下去；当计数器２输出为０一，ｌ一１时ｃｌｋ２为ｌ，输出为／＇ｔ一２ｎ时ｃｌｋ２为０且计数器２输出为２ｎ时计数器２清０，如此循环下去。可见２种计数器实现方法一样，只是翻转的边沿不一样，最终输出的时钟ｃｌｋｏｕｔ＝ｅｌｋｌ＋ｃｌｋ２。占空比为５０％的奇数分频仿真图见图２，图中ｍ＝９，因此是９分频电路，通过预置值ｍ可以非常方便的对分频系数进行设置而不需要最新编程。１整数分频器偶数分频器的设计较为简单，可以利用计数器实现ｉ３Ｊ。假设要实现ｍ＝２ｎ分频，当计数器的值为０～『．１时，输出时钟为ｌ，计数器的值为歹一２ｎ—ｌ时，输ｌ叶ｊ时钟为０，在计数器值为２，ｌ—ｌ时复位计数器，如此循环下去，即可实现占空比为ｊ／２ｎ的分频，ｍ和＿『都是预置数√用于调节占空比，ｍ调节分频系数。ｍ的值不同，分频系数也就不同，如果预置数ｍ是奇数则可实现占空比不等于５０％的奇数分频。图ｌ中ｍ取值ｌＯ。故实现的是ｌｏ分频，输出时钟频率是输入时钟频收稿日期：２００９－１２－２０；修回日期：２０１０－０１－０９。基金项目：江苏省高校自然科学基金资助项目（０８ＫＪＤｌ４０００５）；盐城师范学院校级基金资助项目（０９ＹＣＫＬ０１６）。图２９分频器波形图２小数分频器小数分频器是通过可变分频和多次平均的方法得到的…１。假设要进行ｍ．，１分频（ｍ、ｎ都是整数，且ｎ＜１０），因为只有一位小数，所以总共要进行１０次分・５９・万方数据・技术应用・信息化研究２０１０年２月频，总的规律足进行ｎ次ｍ＋１分频，１０一ｎ次ｍ分频。假设要进行工，黼分频（／、ｍ、ｎ都足整数且ｍ、ｎ＜１０），由于小数是２位，所以总共要进行１００次分频，分频的规律是进行肼１次＿『＋１分频，１００一，觚次Ｊ分频。不管是几位小数总要进行两种系数的分频，两种分频究竟如何交义进行，可以根据一定的规律计算出来，下面以３．６分频为例进行讲解。由上面的分析知道３．６分频要进行６次４分频，４次３分频。将小数部分６按倍累加，假设累加的值为口，如果口＜１０则进行３分频，口＜１０的话下一次则加上６，此后，如果Ⅱ≥１０则进行４分频，４分频过后再将累加值减去４后与１０比较以决定下一次分频是４分频还是３分频，计算过程见表ｌ。表１３．６分频序列从表１中看出分频规律是：首先进行３分频，然后进行４分频，接着进行１次３分频和２次４分频，如此循环下去。小数分频通用分频器见图３。图３３．６分频器波形圉其中ｍ表示整数部分，／＇ｔ是小数部分，，ｌｌ、砣用于控制占窄比，ｍ、，ｌ、ｎｌ、ａ２可自行设置。图３中ｍ、，ｌ的取值分别为３和６，故实现３．６分频。通用小数分频程序核心代码如下：ｐｒｏｃｅｓｓ（ｅｌｋｔｅｍｐ）／／自动调整分频系数和变频ｖａｒｉａｂｌｅｔｅｍｐ：ｉｎｔｅｇｅｒｒｌｌｎｇｅ０ｔｏ２０；／／／ｂ数累加值ｂｅｇｉｎｉｆｅｌｋｔｅｍｐ’ｅｖｅｎｔａｎｄｅｌｋｔｅｍｐ＝’１’ｔｈｅｎｔｅｍｐ：＝ｔｅｍｐ＋ｎ；／／小数累加ｉｆｔｅｍｐ＜１０ｔｈｅｎｅｎ＜＝～１；／／ｍ分频标识ｅｌｓｅｅｎ＜＝，ｏ’；／／ｍ＋１分频标识ｔｅｍｐ：＝ｔｅｍｐ一１０；ｅｎｄｉｆ；ｅｎｄｉｆ；ｅｎｄｐｒｏｃｅｓｓ；ｐｒｏｃｅｓｓ（ｃｌｋ），，分辍・６０．万方数据ｂｅｇｉｎｉｆＣ８＝’０’ｔｈｅｎｉｆｅｌｋ’ｅｖｅｎｔａｎｄｃｌｋ＝７ｌ’ｔｈｅｎｉｆｅｎ＝’ｌ’ｔｈｅｎ／／ｍ分频ｉｆｅｎｔｌ＜ｍ—ｉｔｈｅｎｃｎｔｌ＜＝ｅｎｔｌ＋１：ｅｌｓｅｃｎｔｌ＜＝０：ｅｎｄｉｆ；ｉｆｃｎｔｌ＜ｎｌｔｈｅｎｃｌｋｔｅｍｐ＜＝’１’：ｅｌｓｅｅｌｋｔｅｍｐ＜＝’０’：ｅｎｄｉｆ；ｅｌｓｅ／／ｍ＋１分频ｉｆｃｎｔ２＜ｎｌｔｈｅｎｅｎｔ２＜＝ｃｎｔ２＋１：ｅｌｓｅｃｎｔ２＜＝０：ｅｎｄｉｆ；ｉｆｃｎｔ２＜ｎ２ｔｈｅｎｃｌｋｔｅｍｐ＜＝’１’：ｅｌｓｅｃｌｋｔｅｍｐ＜＝’０’：ｅｎｄｉｆ；ｅｎｄｉｆ；ｅｎｄｉｆ；ｅｎｄｉｆ；ｅｎｄｐｒｏｃｅｓｓ；Ｙ＜＝ｃｌｋｔｅｍｐ；３分数分频器分数分频器的设计思想与小数分频器类似。假设进行＿『詈分频，总分频次数由分母ｍ决定，规律是进行ｒｔ次＿『＋１分频和ｍ—ｎ次＿『分频。两种分频交替进行的计算方法也和小数分频类似。究竟是进行＿『＋１分频还局分频就看累加的结果是大于等于分母还是小于分母。３吾的分频计算过程见表２，可见要进行６次４分频，５次３分频，满足上面的规律。分数通用分频器见图４，其中．『、ｍ、ｎ分别取３、１１、６，故实现了３吾分频，参数ｎｌ、砣用来调节占空比。表２３吾分频序列第３６卷第２期周殿凤，等：基于ＦＰＧＡ的任意数值分频器的没计・技术应用・到了最大。５结束语１１ｔ４３鲁分频器波形图文中介绍ｒ任意数值分频器的设计，可以方便地对占窄比和分频系数进行调侈而小需要霞新编程，整４任意数值分频器加入控制模块就町以将｝：述４种分频器集成到一起，变成任意数值分频器，顶层原理见图５。“Ｉｄｏｗｎｌｏ个程序占用逻辑资源不到ＥＰ２Ｃ３５芯片的千分之一。本设计有很大的通用性，可以在不同的ＦＰＧＡ甚至ＣＰＬＤ芯片问移植，不管对初学者还是程序设计人员都有一定的参考价值。任意数值分频器参考文献［１］张静哑．ＦＰＧＡ系统没计中资源分配的分析和研究［Ｊ］．信息化研究，２００９，３５（３）：３７－３９．图５任意数值分频器原理图［２］周子昂，王福源，魏军辉．基于ＦＰＧＡ的通用分频器设计［Ｊ］．微计算机学报，２００９。２５（３－２）：２０７－２０９．［３］潘松，黄继业．ＥＤＡ技术实用教程［Ｍ］．北京：科学出版社，２００６．［４］何攀峰，刘亮．乏一△调制小数分频器ｆ！ｑ模分频控制方法的分析与实现［Ｊ］．研究与开发，２００８，２７（４）：３１－３３．［５］自雪皎．基丁ＣＰＬＤ半整数分频器的设计［Ｊ］．长春大学学报，２００６，１１６（１）：１３—１５．周殿凤（１９７８－），女。硕士，讲师，主要从事电子方面的教学与研究。ｏｎ当输入的二进制数ａ＝００时实现偶数和占窄比不等于５０％的奇数分频，ａ＝０１时实现占空比为５０％的奇数分频，ａ＝１０和ｌｌ时分别实现小数和分数分频。其中ｍ、，分别控制整数分频的分频系数和占空比。小数分频时ｍ、ｎ分别调整整数部分和小数部分；分数分频ｔｌ寸ｊ调整整数部分，而ｍ、ｎ分别控制分母和分子值。ｎｌ和ｎ２用于调节分数和小数分频的占空比。因为有小数和分数分频，所以预置端口较多，但是可调性也达ＤｅｓｉｇｎｏｆＵｎｉｖｅｒｓａｌＦｒｅｑｕｅｎｃｙＤｉｖｉｄｅｒＢａｓｅｄＺＨＯＵＤｉａｎｆｅｎｇ，ＫＡＮＧＦＰＧＡＳｕｃｈｅｎｇ，ＷＡＮＧＪｕｎｈｕａ２２４００２，Ｃｈｉｎａ）（ＳｃｈｏｏｌｏｆＰｈｙｓｉｃａｌＳｃｉｅｎｃｅａｎｄＥｌｅｃｔｒｏｎｉｃＴｅｃｈｎｉｑｕｅ，ＹａｎｃｈｅｎｇＮｏｒｍａｌＵｎｉｖｅｒｓｉｔｙ，ＹａｎｃｈｅｎｇｏｎＡｂｓｔｒａｃｔ：ＴｈｅｄｅｓｉｇｎｏｆａｎｙｃｏｅｆｆｉｃｉｅｎｔｆｒｅｑｕｅｎｃｙｄｉｖｉｄｅｒｂａｓｅｄｆｒｅｑｕｅｎｃｙｄｉｖｉｄｅｒｗｈｉｃｈｃａｎＦＰＧＡｉｓｉｎｔｒｏｄｕｃｅｄｉｎｔｈｉｓｐａｐｅｒ．Ｔｈｅｒｅａｌｉｚｅｄｉｆｆｅｒｅｎｔｄｕｔｙｃｙｃｌｅａｎｄｒａｎｄｏｍｃｏｅｆｆｉｃｉｅｎｔｉｓｓｔｕｄｉｅｄｉｎｔｈｉｓｐａｐｅｒ．Ｉｔａｒｅｉｎ－ｏｎｅｌｕｄｅｓｉｎｔｅｇｅｒｆｒｅｑｕｅｎｃｙｄｉｖｉｄｅｒａｎｄｄｅｃｉｍａｌｆｒｅｑｕｅｎｃｙｄｉｖｉｄｅｒａｎｄｆｒａｃｔｉｏｎｆｒｅｑｕｅｎｃｙｄｉｖｉｄｅｒ．ＤｅｐｅｎｄｉｎｇｔｈｅＶＨＤＬｒｅａｌｉｚａｔｉｏｎｏｆｔｈｅａｌｇｏｒｉｔｈｍｔｈｅｔｏｏ．Ｔｈｅｄｉｖｉｄｅｒｈａｓｐｅｒｉｍｅｎｔｓｎｏｄｅｓｉｇｎｈａｓｈｉｇｈｄｅｓｉｇｎｆｌｅｘｉｂｉｌｉｔｙ．ＡｎｄｔｈｅｉｒｗａｖｅｆｏｒｍｓｃａｎｇｉｖｅｎｓｉｇｎａｌｃｏｍｐｅｔｉｔｉｏｎａｎｄｏｎｕｓｅｓｌｅｓｓＬＥ．Ｗｈａｔ’Ｓｍｏｒｅ，ｉｔｂｅｅａｓｉｌｙｔｒａｎｓｐｌａｎｔｅｄ．Ｅｘ・ｔｏａｎｄｈａｒｄｗａｒｅｔｅｓｔｄａｔａＡｈｅｒａＥＰ２Ｃ３５ｃｈｉｐｏｆＣｙｃｌｏｎｅＩＩｓｅｒｉｅｓａｒｅｇｉｖｅｎｓｈｏｗｔｈａｔｔｈｅｄｅｓｉｇｎｉｓｓｕｃｃｅｓｓｆｕｌ．Ｂｅｃａｕｓｅｆｒｅｑｕｅｎｃｙｄｉｖｉｄｅｒｈａｓｗｉｄｅａｐｐｌｉｃａｔｉｏｎｓ，ｔｈｅＫｅｙｗｏｒｄｓ：ＦＰＧＡ；ＶＨＤＬ；ｆｒｅｑｕｅｎｃｙｄｉｖｉｄｅｒｄｅｓｉｇｎｉｓｖｅｒｙｐｒａｃｔｉｃａｌ．等群弛。．ｊ蝮ｉ吼专“蛙？弛甚描囊戥譬搀姚乓蛙其噬墨蓝蠢蓝连蓝≮茁鼍式鼍噬蠢《：≮鬟≮墨‘≮蓝毫嗑毫蓝矗嗑式篮墨蓝五蓝｛蓝：≮墨：式噬式墨：≮墨：≤蓝＝‘篮文蓝互当≤茁．幺幺≮蓝‘墨故噬薯篮毫蕾皇篮＾蓝再（上接第４０页）ＣｏｍｐａｒａｔｉｖｅＳｔｕｄｙ（ＤｅｐａｒｔｍｅｎｔｏｎＳＰＷＭａｎｄＳＶＰＷＭｉｎＰＭＳＭＣｏｎｔｒｏｌＳｙｓｔｅｍ１４４０５，Ｃｈｉｎａ）ＺＨＡＮＧＰｉｎｇｏｆＥｌｅｃｔｒｏｎｉｃｓａｎｄＩｎｆｏｒｍａｔｉｏｎＥｎｇｉｎｅｅｒｉｎｇ，ＪｉａｎｇｙｉｎＰｏｌｙｔｅｃｈｎｉｃＣｏｌｌｅｇｅ，Ｊｉａｎｇｙｉｎ２Ａｂｓｔｒａｃｔ：Ｉｎｔｈｉｓｐａｐｅｒｔｈｅｃｏｎｔｒｏｌｐｒｉｎｃｉｐｌｅｏｆｐｅｒｍａｎｅｎｔａｒｅｍａｇｎｅｔｓｙｎｃｈｒｏｎｏｕｓｍｏｔｏｒｉｓｉｎｔｒｏｄｕｃｅｄ，ａｓｏｎｗｅｌｌａｓＳＰＷＭａｎｄＳＶＰＷＭａｌｇｏｒｉｔｈｍ．ＴｈｅＰＭＳＭｃｏｎｔｒｏｌｓｙｓｔｅｍｓｉｍｕｌａｔｉｏｎｍｏｄｅｌｓｂａｓｅｄｒｉｔｈｍｓａｒｅｔｈｅｓｅｔｗｏａｌｇｏ－ｓｅｔｕｐａｎｄｔｈｅｃｏｍｐｕｔｅｄｄａｔａｆｒｏｍｔｈｅｍｏｄｅｌｏｎａｎａｌｙｚｅｄｗｉｔｈＦＦＦ．ＴｈｅｒｅｓｕｌｔｓｈｏｗｓｔｈａｔｔｈｅｔｏｔａｌｏｎｈａｒｍｏｎｉｃｄｉｓｔｏｒｔｉｏｎｏｆｓｔａｔｏｒｗｉｎｄｉｎｇｃｕｒｒｅｎｔｂａｓｅｄａＳＶＰＷＭｉＳｍｕｃｈｌｅｓｓｔｈａｎｔｈａｔｂａｓｅｄＳＰＷＭ．ＳｏｉｔｉｓｂｅｔｔｅｒｃｈｏｉｃｅａｎｄｔｈｅＳＶＰＷＭａｌｇｏｒｉｔｈｍｉｓｕｓｅｄｉｎＰＭＳＭｄｉｇｉｔａｌｃｏｎｔｒｏｌｓｙｓｔｅｍ．Ｋｅｙｗｏｒｄｓ：ｐｅｒｍａｎｅｎｔｍｏｄｕｌａｔｉｏｎ；ｔｏｔａｌｍａｇｎｅｔｓｙｎｃｈｒｏｎｏｕｓｍｏｔｏｒ；ｓｉｎｅｐｕｌｓｅｗｉｄｔｈｍｏｄｕｌａｔｉｏｎ；ｓｐａｃｅｖｅｃｔｏｒｐｕｌｓｅｗｉｄｔｈｈａｒｍｏｎｉｃｄｉｓｔｏｒｔｉｏｎ万方数据・６ｌ・基于FPGA的任意数值分频器的设计作者：作者单位：刊名：英文刊名：年，卷(期)：被引用次数：周殿凤，康素成，王俊华，ZHOUDianfeng，KANGSucheng，WANGJunhua盐城师范学院物理科学与电子技术学院,江苏省盐城市,224002信息化研究INFORMATIZATIONRESEARCH2010，36(2)0次参考文献(5条)1.潘松;黄继业EDA技术实用教程20062.周子昂;王福源;魏军辉基于FPGA的通用分频器设计2009(3-2)3.张静亚FPGA系统设计中资源分配的分析和研究[期刊论文]-信息化研究2009(03)4.白雪皎基于CPLD半整数分频器的设计[期刊论文]-长春大学学报2006(01)5.何攀峰;刘亮∑-△调制小数分频器四模分频控制方法的分析与实现2008(04)相似文献(10条)1.期刊论文杜志传.郑建立.DuZhichuan.ZHENGJianli基于CPLD/FPGA的VHDL语言电路优化设计-现代电子技术2010,33(3)VHDL电路的优化目标是充分利用CPLD/FPGA芯片的内部资源,使设计文件能适配到一定规模的CPLD/FPGA芯片中,并提高系统的工作速度和降低系统成本.分析VHDL语言的特点,并从设计思想、语句运用和描述方法等方面对电路进行优化,提出了利用串行化设计思想和外扩E2PROM的方法对VHDL电路进行优化,通过对比实验,验证了这两种方法能有效减少程序占用的宏单元(MacroCell).2.期刊论文张鹂.李曼义.ZHANGLi.LIMan-yi基于FPGA和VHDL的LED点阵汉字滚动显示设计-信息技术2009,33(12)主要研究基于FPGA和VHDL的LED点阵汉字滚动显示.首先描述了基于现场可编程门阵列(FPGA)的硬件电路,以及点阵显示汉字的原理;然后研究了在单个8×8LED发光二极管点阵上滚动显示多汉字的原理;最后给出了描述其功能的VHDL语言程序设计方法.通过编程、调试、仿真、下载正确地实现了汉字滚动显示扫描结果,其硬件系统的实验验证也获得了与软件模拟仿真结论相吻合的结果.3.期刊论文李健.李正平.徐超.陈军宁.LiJian.LiZhengpin.XuChao.ChenJunning基于FPGA+VHDL的温度控制系统设计-电子技术2008,45(9)温度检测和控制系统在实际中有着广泛的应用,如温室的温度控制等.本文介绍了一种基于FPGA+VHDL的温度控制系统设计.可编程器件(CPLD/FPGA)和硬件描述语言VHDL的出现使得数字电路的设计周期缩短、难度减小.系统采用FPGA作为核心控制器件和VHDL进行编程,设计采用模块化思路:分别实现各个模块(包括温度检测、键盘输入、温度显示和控制),再加以整合实现整个系统,达到了温度控制的目的.4.学位论文胡科基于FPGA的VHDL计算机组成实验平台的设计与实现2006《计算机组成原理》是计算机系的一门核心课程。但是它涉及的知识面非常广，内容包括中央处理器、指令系统、存储系统、总线和输入输出系统等方面，学生在学习该课程时，普遍觉得内容抽象难于理解。但借助于该计算机组成原理实验系统，学生通过实验环节，可以进一步融会贯通学习内容，掌握计算机各模块的工作原理，相互关系的来龙去脉。为了增强实验系统的功能，提高系统的灵活性，降低实验成本，我们采用FPGA芯片技术来彻底更新现有的计算器组成原理实验平台。该技术可根据用户要求为芯片加载由VHDL语言所编写出的不同的硬件逻辑，FPGA芯片具有重复编程能力，使得系统内硬件的功能可以像软件一样被编程，这种称为“软”硬件的全新系统设计概念，使实验系统具有极强的灵活性和适应性。它不仅使该系统性能的改进和扩充变得十分简易和方便，而且使学生自己设计不同的实验变为可能。计算机组成原理实验的最终目的是让学生能够设计CPU，但首先，学生必须知道CPU的各个功能部件是如何工作，以及相互之间是如何配合构成CPU的。因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。本文重点研究了基于FPGA芯片的VHDL硬件系统，由于VHDL的高标准化和硬件描述能力，现代CPU的主要功能如计算，存储，I/O操作等均可由VHDL来实现。同时设计实验内容，包括时序电路的组成及控制原理实验、八位运算器的组成及复合运算实验、存储器实验、数据通路实验、浮点运算器实验、多流水线处理器实验等，这些实验形成一个相互关联的系统。每个实验先由教师讲解原理及原理图，学生根据教师提供的原理图，自己用MAX+PLUSII完成电路输入，学生实验实际上是编写VHDL，不需要写得很复杂，只要能调用接口，然后将程序烧入平台，这样既不会让学生花太多的时间在画电路图上，又能让学生更好的理解每个部件的工作原理和工作过程。论文首先研究分析了FPGA硬件实验平台，即实验系统的硬件组成。系统采用FPGA-XC4010EPC84，62256CPLD以及其他外围芯片(例如74LS244，74LS275)组成。根据不同的实验要求，规划不同实验控制逻辑。用户可选择不同的实验逻辑，通过把实验逻辑下载到FPGA芯片中构成自己的实验平台。其次，论文详细的阐述了VHDL模块化设计，如何运用VHDL技术来依次实现CPU的各个功能部件。VHDL语言作为一种国际标准化的硬件描述语言，自1987年获得IEEE批准以来，经过了1993年和2001年两次修改，至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用，并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域，目前已成为电子业界普遍接受的一种硬件设计技术。再次，论文针对实验平台中遇到的较为棘手的多流水线等问题，也进行了深入的阐述和剖析。学生需要什么样的实验条件，实验内容及步骤才能了解当今CPU所采用的核心技术，才能掌握CPU的设计，运行原理。另外，本论文的背景是需要学生熟悉基本的VHDL知识或技能，因为实验是在编写VHDL代码的前提下完成的。本文在基于实验室的环境下，基本上较为完整的实现了一个基于FPGA的实验平台方案。在此基础上，进行了部分功能的测试和部分性能方面的分析。本论文的研究，为FPGA在实际系统中的应用提供研究思路和参考方案。论文的研究结果将对FPGA与VHDL标准的进一步发展具有重要的理论和现实意义。5.期刊论文王艳芬.WangYanfen基于VHDL实现的汽车停车场停车位显示系统-电子测试2009(7)本文提出了一种以VHDL硬件描述语言实现的可编程逻辑芯片FPGA构成的停车位显示系统,能够科学、准确地显示停车场内车位的使用情况,为停车位最大限度地科学使用提供清晰、形象的可视界面.用FPGA芯片作为系统的核心控制器件不仅提高了通信系统的集成,同时也减少了硬件和软件设计的复杂度.6.期刊论文周荣.ZHOURong基于FPGA的嵌入式CPU的VHDL建模和设计-浙江工业大学学报2006,34(5)目前,基于FPGA的嵌入式CPU核的设计已成为SOC设计的重要部分.提出一种嵌入式CPU核的VHDL行为建模方法,与传统的基于电路结构建模的CPU核的设计方法不同,新的VHDL建摸方法是基于指令对数据流流通控制行为的描述.使用这种方法可以快速建