微机原理与接口技术第9章-总线课件

第九章总线2013年4月24日第九章总线2013年4月24日1在计算机系统中，总线实现了芯片与芯片、插板与插板、系统与系统之间的连接和通信。总线是计算机系统与外围设备实现互连的重要组成部分，它的实现直接影响到整个系统的功能和性能。本章首先介绍总线的分类及性能指标，然后系统阐述总线的判决和握手技术。最后在此基础上详细的介绍系统总线、局部总线及外部总线的标准等。2013年4月24日在计算机系统中，总线实现了芯片与芯片、插板与插板、系统与系统29.1概述9.1.1总线及总线的分类1.总线的功能总线是计算机各部件之间进行通信的通道，其作用是连接计算机五大部件（运算器、控制器、存贮器、I/O设备），传递信息。2013年4月24日9.1概述9.1.1总线及总线的分类2013年4月24日32、总线分类一、数据总线、地址总线、控制总线和电源总线二、片内总线、内部总线和外部总线三、并行总线和串行总线2013年4月24日2、总线分类2013年4月24日49.1.2总线标准在总线标准中，主要规定总线结构的外形、相关尺寸及其排列方式、地址线的数目、数据的位数、有关控制信号及时钟同步方式等。2013年4月24日9.1.2总线标准在总线标准中，主要规定总线结构的外形、相关5总线标准的特性：①物理特性：物理特性是指总线物理连接的方式，包括总线的根数、总线的插头和插座是什么形状的及引脚是如何排列的等。②功能特性：功能特性描述的是一组总线中每一根线的功能是什么。③电气特性：电气特性定义每一根线上信号的传递方向以及有效电平范围。④时间特性：时间特性定义了每根线在什么时候有效，这涉及到总线操作的时序问题。2013年4月24日总线标准的特性：2013年4月24日6常见的总线标准：（1）ISA总线，（2）EISA总线（3）VESA总线（4）PCI总线（5）USB总线2013年4月24日常见的总线标准：2013年4月24日79.1.3总线的性能指标总线的性能指标如下：(1)总线宽度：8位、16位、32位和64位（数据总线位数）

(2)标准传输率。在总线上每秒钟传输的最大字节量每秒多少兆字节：MBps(3)时钟同步／异步同步总线异步总线(4)数据总线／地址总线的多路复用和非多路复用(5)信号线数：AB、DB、CB信号线的总和，说明系统的复杂程度。(6)负载能力(7)总线控制方式突发传输、并发工作、自动配置、仲裁方式、逻辑方式、中断方式等(8)扩增电路板尺寸(9)其他指标电源电压是5V还是3.3V能否扩展64位宽度等2013年4月24日9.1.3总线的性能指标总线的性能指标如下：2013年4月289.2总线判决和握手技术9.2.1总线操作与总线操作周期1.总线主设备和总线从设备主设备：总线的主设备是指在获取总线控制权后，能启动数据的传输、发出地址或读写控制命令并控制总线上的数据传送过程的模块。例如数值数据处理器、输入输出处理器等。

从设备：总线从设备是指本身不具有总线控制能力，但能够对总线主设备提出的数据请求作出响应，接受主设备发出的地址（并进行译码）和读/写命令并执行相应的操作的模块。例如内存模块I/O接口2013年4月24日9.2总线判决和握手技术9.2.1总线操作与总线操作周期2092.总线数据传输①总线请求和仲裁阶段:当系统中有多个主模块的时候，任何一个主模块需要使用总线都必须向总线仲裁机构提出总线请求，由总线仲裁机构决定下一个传输周期的总线使用权该给哪个模块。②寻址阶段:取得了总线使用权的主模块，发出本次要访问的从模块的存储器地址或I/O端口地址以及有关的命令，通过译码使参与此次传送操作的从模块被选中并开始启动。③数据传送阶段:主模块和从模块之间进行数据传输，数据由源模块(可能是主模块也可能是从模块)发出，经过数据总线流入目的模块。④结束阶段:主模块和从模块的有关信息均从总线上撤除，让出总线，以便其他模块可以继续使用。2013年4月24日2.总线数据传输2013年4月24日109.2.2总线使用权的分配由于每个主设备都能够控制总线，必然存在对总线资源的争用，总线使用权的分配即总线的控制问题。根据分配总线使用权的原则，可以将仲裁算法分为优先级算法和公平仲裁算法。1、优先级仲裁优先级仲裁可以根据系统中各主设备的重要性给各主设备规定不同的优先级，当多个主模块争用总线时，优先级最高的一个获得总线使用权。多用于共享总线的I/O子系统之间。2、公平仲裁公平仲裁策略是采用特定的算法尽可能保证所有总线主设备在宏观上获得总线使用权的机会或机会均等。对多个平等的通信信道的处理往往就采用公平仲裁算法。2013年4月24日9.2.2总线使用权的分配2013年4月24日119.2.3总线仲裁技术按照总线仲裁电路的位置不同，仲裁方式分为集中式仲裁和分布式仲裁两类。1、集中式仲裁

集中式仲裁中每个功能模块有两条线连到中央仲裁器：一条是送往仲裁器的总线请求信号线BR，一条是仲裁器送出的总线授权信号线BG。根据仲裁原理不同，集中式仲裁又分为链式查询方式、计数器定时查询方式和独立请求方式。2、分布式仲裁不需要中央仲裁器，每个潜在的主方模块都有自己的仲裁号和仲裁器，多个仲裁器竞争使用总线。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。

2013年4月24日9.2.3总线仲裁技术按照总线仲裁电路的位置不同，仲裁方式分12链式查询方式

BG（BusGrant）信号以串行方式向下传递进行裁决。离总线仲裁器越近的部件优先级越高。总线控制器部件0部件1部件n-1BSBRBG数据与地址总线BB（BusBusy）：总线忙信号，BB有效说明总线正被占用。BR（BusRequest）:总线请求信号，BR有效说明至少有一个部件正在申请总线使用权。电路简单，便于增减总线设备。仲裁速度慢，优先级不能改变。2013年4月24日链式查询方式总线控制器部件0部件1部件n-1BSBRBG数13计数器定时查询方式（轮询判决）不使用BG信号线，但需用地址总线。若总线上有N个部件，则在总线控制部件内设置一个计数器，可以从0计数至N-1,每个值对应一个部件。不论哪个部件要使用总线，均通过BR提出申请。控制部件通过地址总线定时送出计数器的当前值。提出申请的部件检查地址总线，若发现其上的值与自己的编号相等，则取得总线使用权，并通过置BB有效通知控制部件。若控制部件在一定时间内未收到BB有效，则令计数器加1或减1，发下一个地址。计数器的值可由软件设置，故优先级控制非常灵活。

总线控制器部件0部件1部件n-1BSBR数据与地址总线计数值2013年4月24日计数器定时查询方式（轮询判决）部件0部件1部件n-1BSBR14独立请求方每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi。当设备要求使用总线时，便发出该设备的请求信号。总线仲裁器中有一个排队电路，它根据一定的优先次序决定首先响应哪个设备的请求，给设备以授权信号BGi。

总线控制器部件0部件1部件n-1BSn-1BRn-1数据与地址总线BG1BR1BS0BR02013年4月24日独立请求方部件0部件1部件n-1BSn-1BRn-1数据与地152、分布式仲裁不需要中央仲裁器，每个潜在的主方模块都有自己的仲裁号和仲裁器，多个仲裁器竞争使用总线。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。所有参与本次竞争的各主设备将设备竞争号CN取反后打到仲裁总线AB上，以实现“线或”逻辑。AB线低电平时表示至少有一个主设备的CNi为1，AB线高电平时表示所有主设备的CNi为0。竞争时CN与AB逐位比较，从最高位（b7）至最低位（b0）以一维菊花链方式进行，只有上一位竞争得胜者Wi+1位为1。当CNi=1，或CNi=0且ABi为高电平时，才使Wi位为1。若Wi=0时，将一直向下传递，使其竞争号后面的低位不能送上AB线。竞争不到的设备自动撤除其竞争号。在竞争期间，由于W位输入的作用，各设备在其内部的CN线上保留其竞争号并不破坏AB线上的信息。由于参加竞争的各设备速度不一致，这个比较过程反复（自动）进行，才有最后稳定的结果。竞争期的时间要足够，保证最慢的设备也能参与竞争。

2013年4月24日2、分布式仲裁2013年4月24日169.2.4信息在总线上的传送方式1、串行传送当信息以串行方式传送时，只有一条传输线，而且采用脉冲传送。在串行传送的时，按顺序传送来表示一个数码的所有二进制位（bit）的脉冲信号，每次一位。通常以第一个脉冲信号表示数码的最低有效位，最后一个脉冲表示数码的最高有效位。

2013年4月24日9.2.4信息在总线上的传送方式1、串行传送2013年4月2172、并行传送用并行方式传送二进制信息时，对要传送的数码的每个数据位都需要一条单独的传输线。信息由多少二进制位组成，就需要有多少条传输线，从而使得二进制数“0”或“1”在不同的传送线上传输。2013年4月24日2、并行传送2013年4月24日183、分时传送

分时传送有两种概念。一种是采用总线复用方式，某个传输线上及传送地址信息，又传送数据信息。为此必须划分时间片，以便在不同的时间间隔中完成地址传送和数据传送的任务。分时传送的另一种概念是共享总线的部件，分时使用总线。

2013年4月24日3、分时传送2013年4月24日199.2.5总线通信协议总线上数据为了高速可靠的进行传输，必须有某种总线联络（握手）技术。总线传输有以下四种握手方式：同步方式异步方式半同步方式分离方式2013年4月24日9.2.5总线通信协议总线上数据为了高速可靠的进行传输，必须2021同步方式总线上的主、从设备在同一时钟的控制下进行传送，传输周期（即总线周期）是固定的。例如：PCI总线，CPU与内存（不插入TW）等特点：适合高速传输便于电路设计适应性不好设备速度不一样时，必须以响应速度最慢设备的速度运行设计完成后，不能更改2013年4月24日21同步方式总线上的主、从设备在同一时钟的控制下进行传送，传2122异步方式采用应答式传输方式。使用请求线（REQ或READY）和应答线（ACK）来协调传输过程不依赖系统时钟信号2013年4月24日22异步方式采用应答式传输方式。使用请求线（REQ或READ22异步总线协定全互锁方式发送方接收方1.READY=13.ACK=12.接收数据4.READY=05.ACK=01.READY=1一个总线周期下一个总线周期2013年4月24日异步总线协定全互锁方式发送方接收方1.READY=1323异步总线协定优点不同速度的设备可以协同工作，适应性强快－快：高速度快－慢：低速度缺点握手过程复杂，总线周期较长传输速度不固定，取决于模块的访问速度死锁2013年4月24日异步总线协定优点2013年4月24日2425半同步方式是前两种方式的折衷。有同步时钟，但传输周期（总线周期）可变。增加一条信号线（如Ready），主设备监视该信号线了解选中的从设备是否准备好，否则插入等待状态，延长传送周期例如：ISA总线等特点适应性好兼有同步方式的速度2013年4月24日25半同步方式是前两种方式的折衷。有同步时钟，但传输周期（总25半同步总线协定使用WAIT或READY信号＝0，表示存储器或I/O设备未准备就绪，需等待;＝1，表示存储器或I/O设备已经就绪，可以传送数据T1T2T3T4TwTw检查Ready信号,Ready=0时需要插入TW状态；Ready=1时结束TW状态，进入T4状态T1Ready2013年4月24日半同步总线协定使用WAIT或READY信号T1T2T3T4T26分离式总线协定主设备从设备读取数据地址和命令读出的数据T读出的数据送上总线主设备占用总线的时间从设备主设备数据读入主设备从主控模块通过总线向从模块发出地址和读写命令开始，到整个传输周期结束，总线完全是由该主控模块以及从模块占用。但并非整个传输周期中总线都得到了充分利用。2013年4月24日分离式总线协定主设备从设备地址和命令读出的数据T读出的数据主27分离式总线协定主设备从设备读取数据期间，交由其它设备使用地址和命令读出的数据T读出的数据送上总线主设备占用总线的时间从设备主设备数据读入主设备从设备占用总线的时间2013年4月24日分离式总线协定主设备从设备地址和命令读出的数据T读出的数据主2829分离方式将传输周期（总线周期）分成两个子周期子周期1主模块发出地址、控制命令（读或写）。主模块释放总线，供其他模块使用子周期2从模块准备好数据后，申请总线，获准后将数据回送主模块使用在小型机系统中特点大大提高总线的利用率适用于多个主模块的系统2013年4月24日29分离方式将传输周期（总线周期）分成两个子周期2013年4299.2.6总线的负载能力所谓总线的负载能力即驱动能力，是指当总线接上负载(接口设备)后必须不影响总线输入/输出的逻辑电平。例如PC总线中的输出信号，在输出低电平要吸收电流(由负载流入信号源)，以IOL表示，这时的负载能力就是指当它吸收了规定电流时，仍能保持逻辑低电平。输出高电平的负载能力以IOH表示，这是一个由信号源流向负载的输出电流。当输出电流超过规定值时，输出逻辑电平会降低，甚至变到阈值以下。2013年4月24日9.2.6总线的负载能力所谓总线的负载能力即驱动能力，是指当309.3系统总线和局部总线最早的PC系统总线是IBM公司于1981年推出的基于准16位机PC/XT的总线，称为PC总线。1984年IBM公司推出了16位机PC/AT，其总线称为AT总线。然而IBM公司从未公布过他们的AT总线规格，尽管各兼容机厂商模仿出了AT总线，但还是存在某些模糊不清的解释。为了能够更好地开发外接插板，由Intel公司、IEEE和EISA集团联合开发出与IBM/AT原装机总线意义相近的工业标准体系结构（IndustryStandardArchitecture，ISA）总线。并且又于1988年，由Compaq、AST、Epson等9家公司联合在ISA的基础上为32位微处理器推出了扩展的ISA（ExtendedISA，EISA）总线。进入1993年后，由于微处理器的飞速发展，使得ISA、EISA落后了。微处理器的高速度和总线的低速度不同步，造成硬盘、图形卡和其他外设只能通过一个慢速且狭窄的瓶颈发送和接收数据，使CPU的高性能受到了严重的影响，因而业界又提出了PC的一项新技术——局部总线（localbus）。目前较为流行的局部总线有两个：一是VESA（VideoElectronicsStandardAssociation，VESA）总线，简称VL总线，另一是PCI（PeripheralComponentInterconnect，PCI）总线，PCI总线是目前Pentium微处理器中广泛采用的总线。2013年4月24日9.3系统总线和局部总线最早的PC系统总线是IBM公司于19319.3.1isa总线ISA（IndustrialStandardArchitecture）总线指IBM公司为适配PC/AT而于1984年推出的16位系统总线标准，它是当初PC/XT使用的XT总线的扩展，XT总线共62线，其插卡/插座分A、B两面，每面31线，其中数据线宽8位，地址线宽20位（可对1MB存储空间寻址）。XT总线后来又称ISA8总线。ISA总线在原XT总线62引线的基础上再延长出独立的一段，新增加36线（A、B两面各18线），数据线扩至16位，地址线扩至24位。ISA总线适配8/16位数据总线传输要求，与XT总线兼容。ISA总线插槽长138.5mm，相邻引脚距离2.54mm，基本部分与扩展部分相距10.16mm。2013年4月24日9.3.1isa总线ISA（IndustrialStand321．ISA总线的主要特性·数据传输速率最高为8Mbps。·24根地址线，可寻址16MB存储空间（000000H～0FFFFFFH）。·64KB个可寻址的I/O端口（16根地址线，可寻址0000H～0FFFFH端口）。·一次可进行16位或8位数据存取。·15级硬中断控制（对应两片8259A级联）。·7个DMA通道（对应两片8237A-5级联）。·可产生I/O等待状态。·支持多个主控器（multi-master）。

2013年4月24日1．ISA总线的主要特性2013年4月24日332013年4月24日2013年4月24日34类

型信号名称输入/输出（I/O）功能说明时钟与定位OSCO振荡信号：周期70ns，占空比2∶1CLKO系统时钟：周期167ns，占空比2∶1RESDRVO上电复位，或初始化系统逻辑I零等待状态数据SD7～SD0I/O8位双向数据线，SD0为最低有效位地址总线SA19～SA0O20位地址线，SA0为最低有效位BALEO地址锁存使能信号，允许锁存来自CPU的有效地址AENODMA允许信号，允许DMA控制三总线进行DMA传输中断与DMAIRQ7～3II/O设备的中断请求线，IRQ3优先级最高DRQ3～1II/O设备的DMA请求线，DRQ优先级最高3～1ODMA应答信号线，分别对应DRQ3～1控制总线T/CODMA通道计数结束信号，DMA控制器送出I/OI/O读I/OI/O写O存储器读（小于1MB空间）O存储器写（小于1MB空间）I向主板CPU提供I/O设备或扩充存储器奇偶校验信息I/OCHRDYII/O通道就绪，低电平使总线周期延长，延长的时钟数≤15I/O指示刷新周期电源与地线+5V

电源-5V

电源+12V

电源-12V

电源GND

地线表9-1ISA总线前向兼容62条信号线2013年4月24日类

型信号名称输入/输出（I/O）功能说明时钟与定位OSC35表9-2

lSA总线扩展36条信号线类

型信号名称输入/输出（I/O）功能说明控制总线IRQ15～10I中断请求信号，IRQ10优先级最高，IRQ15最低DRQ7～5DMA请求信号，DRQ0优先级最高，DRQ7最低ODMA应答信号，对应DRQ7～5控制总线I其他处理器发出的主控信号，使CPU总线处于高阻状态I/O对所有存储器的读命令I/O对所有存储器的写命令地址LA23～LA17I/O存储器最高7位地址线数据总线SD15～SD8I/O高8位双向数据总线I/O数据高位允许信号I存储器16位芯片选择信号

I/O设备16位芯片选择信号电源地线+5V

电源GND

地线2013年4月24日表9-2

lSA总线扩展36条信号线类

型信号名称输入/363．对存储器和I/O端口寻址ISA总线有两组地址信号线：SA19～SA0和LA23～LAl7。SA19～SA0这20根地址线与XT总线一样，可对存储器中前1MB空间寻址，LA23～LA17为扩展地址线，与SA19～SA0合起来可对整个16MB存储空间进行寻址2013年4月24日3．对存储器和I/O端口寻址2013年4月24日379.3.2eisa总线随着高性能微处理器的推出，低性能的系统总线与高性能处理器间产生的瓶颈问题更为突出，特别是当Intel80486微处理器推出后，解决瓶颈问题的需求越来越迫切。以Compaq公司为首，包括HP、AST、Epson等几家世界著名公司成立了一个“GangofNine”组织，于1989年联合推出了扩展工业标准体系结构（ExtensionIndustryStandardArchitecture，EISA）。EISA总线既保持了与PC总线和ISA总线的100%兼容，又能较好地满足32位微处理器的数据传输要求，支持多个总线主控部件、突发式传送（bursttransfer）。2013年4月24日9.3.2eisa总线随着高性能微处理器的推出，低性能的系统38EISA总线是在ISA总线基础上发展起来的，所以为了与ISA完全兼容，其总线插槽结构分上下两层，上层为ISA总线引脚，下层为EISA总线引脚（也是98线），两者通过特殊的结构隔离，这样既可使ISA的标准扩展卡方便地用于EISA系统中，又可使用标准的32位EISA卡，真正获得一个高性能、高速度的EISA系统。1．EISA总线的物理结构2013年4月24日EISA总线是在ISA总线基础上发展起来的，所以为了与ISA392．ELSA总线的性能与特点（1）EISA总线的地址线宽32位，可寻址4GB存储空间，EISA总线的数据线宽32位，在总线控制器控制下，能根据需要自动地进行32位、16位、8位数据之间的转换，保证各种EISA卡、ISA卡相互之间的通信。总线时钟频率为33MHz，数据传输率为33Mbps，支持突发传输方式。（2）拥有总线主导能力。扩展卡上的总线主控器接收CPU有关输入/输出指令，无须CPU具体参与就能在I/O设备与存储器之间传输数据，彻底将CPU从耗时的I/O操作中解放出来。（3）具有总线仲裁能力。总线仲裁采用集中式的并行请求方式，优先级固定，支持多总线主控器master和对总线master的智能管理，最多支持6个总线master。（4）共享DMA，允许8个DMA控制器在EISA的插槽和主板中分别具有各自的DMA请求线，各模块可按指定的优先级占用DMA设备，总线传输增加了块DMA方式，支持突发传输。扩展卡安装容易，自动配置，无须DIP开关。借助随产品提供的配置文件自动设置系统和扩展卡，各个插槽都被规定了相应的I/O端口地址范围，插卡不管插到哪个插槽都不会产生地址冲突。2013年4月24日2．ELSA总线的性能与特点2013年4月24日409.3.3vesa总线VESA总线是1992年8月由VESA(videoelectronicsstandardassociation)，即视频电子标准协会公布的基于80486CPU的32位局部总线。VESA总线支持16MHz到66MHz的时钟频率，数据宽度为32位，可扩展到64位。与CPU同步工作时，总线传送速率最大为132MB/s，这对于需要快速响应的视频、内存及磁盘控制器等部件都可通过VESA局部总线连接到CPU上，使系统运行速度更快。但是VESA总线是一种在CPU总线基础上扩展而成的。这种总线使I/O速度可随CPU的速度不断加快而加快。它是与CPU类型相关的，因此开放性差，并且由于CPU总线负载能力有限。目前VESA总线扩展槽只支持3个设备。实际是VESA总线并不是新标准，所有VESA卡都占用一个ISA总线槽和一个VESA扩展槽。2013年4月24日9.3.3vesa总线VESA总线是1992年8月由VESA41VESA局部总线设计的两个特点：

1.定义了32位数据线，且可通过扩展槽扩展到64位，使用33MHz时钟频率，最大传输率为128MB/S到132MB/，可与CPU同步工作；2.它是一种高速、高效的局部总线，可支持386SX、386DX、486SX、486DX及奔腾微处理器。2013年4月24日VESA局部总线设计的两个特点：2013年4月24日429.3.4pci总线PCI（PeripheralComponentInterconnect）即外围设备互联总线，是一种高性能的局部总线，已成为局部总线的新标准，广泛用于当前高档微机、工作站，以及便携式微机。主要用于连接显示卡、网卡、声卡。PCI总线是32位同步复用总线。其地址和数据线引脚是AD31～AD0。PCI的工作频率为33MHz。PCI在主板上的布置如图9.10所示2013年4月24日9.3.4pci总线PCI（PeripheralCompo431.PCI总线特点（1）数据总线32位，可扩充到64位。（2）可进行突发（burst)式传输。（3）总线操作与处理器-存储器子系统操作并行。（4）总线时钟频率33MHZ或66MHZ，最高传输率可达528MB/S。（5）中央集中式总线仲裁（6）全自动配置、资源分配、PCI卡内有设备信息寄存器组为系统提供卡的信息，可实现即插即用（PNP）。（7）PCI总线规范独立于微处理器，通用性好。（8）PCI设备可以完全作为主控设备控制总线。（9）PCI总线引线：高密度接插件，分基本插座（32位）及扩充插座（64位）。2013年4月24日1.PCI总线特点2013年4月24日442.PCI总线结构PCI总线是一种树型结构，并且独立于CPU总线，可以和CPU总线并行操作。PCI总线上可以挂接PCI设备和PCI桥片，PCI总线上只允许有一个PCI主设备，其他的均为PCI从设备，而且读写操作只能在主从设备之间进行，从设备之间的数据交换需要通过主设备中转。

2013年4月24日2.PCI总线结构2013年4月24日453.PCI引脚信号PCI总线标准所定义的信号线通常分成必需的和可选的两大类。其信号线数有：必需信号线：主控设备49条，目标设备47条。可选信号线：51条（主要用于64位扩展、中断请求、高速缓存支持等）。信号线总数：120条（包括电源、地、保留引脚等）。1）系统信号2）地址和数据信号3）接口控制信号4）仲裁信号5）错误报告信号6）中断信号7）其他可选信号2013年4月24日3.PCI引脚信号2013年4月24日462013年4月24日2013年4月24日479.4外部通信总线通信总线又称外总线，它用于微型计算机之间、微型计算机与远程终端、微型机与外部设备以及微型计算机与测量仪器仪表之间的通信。这类总线不是微型计算机系统所特有的总线，而是利用电子工业或其它领域已有的总线标准。通信总线分为并行总线和串行总线。在计算机网络、微型机自动测试系统、微型机工控系统中得到广泛的应用。2013年4月24日9.4外部通信总线通信总线又称外总线，它用于微型计算机之间、489.4.1通用串行总线usb1.概述USB设备之所以会被大量应用，主要因其具有以下优点：◆可以热插拔。这就让用户在使用外接设备时，不需要关机将并口或串口电缆接上，再开机这样的动作，而是直接在PC开机时，就可以将USB电缆插上使用。图USB接口◆携带方便。USB设备大多以“轻、小、薄”见长，对用户来说，同样20GB的硬盘，USB硬盘只有IDE硬盘一半的重量。◆标准统一。大家常见的是IDE接口的硬盘，串口的鼠标键盘，并口的打印机扫描仪，在有USB接口后，这些外设统统可以使用同样的标准与PC机连接。◆可以连接多个设备。USB在PC机上往往有多个接口，可以同时连接多个设备。2013年4月24日9.4.1通用串行总线usb1.概述2013年4月24日491)USB物理接口

USB设备通过四线电缆与主机或USBHub连接，四根线分别是VBUS、GND、D＋、D－。其中，VBUS为电源线，GND为地线，可以有条件地给一些设备(包括Hub)供电。D＋和D－是一对差模信号线。USB利用D＋和D－线传输数据。USB物理接口如图所示。

2013年4月24日1)USB物理接口2013年4月24日502)传输速度

USB总线数据传输率有3种：高速数据传输率为480Mb/s，全速数据传输率为12Mb/s，低速数据传输率为1.5Mb/s。但是USB设备只支持一种传输模式，目前，键盘、鼠标等外设采用低速率，打印机、扫描仪等采用全速率，视频会议、台式电脑硬盘驱动器等采用高速率。

3)USB与IEEE1394的比较除了USB之外，IEEE1394也是一种高性能的串行总线。IEEE1394接口支持400Mb/s的数据传输速率，支持异步传输和同步传输两种模式，其中同步传输模式专用于实时地传送视频和音频数据。IEEE1394结构的所有资源，都是用存储器影射方式实现资源配置和管理的。USB一般用于连接中低速外设并局限于PC领域，IEEE1394将向通信和数字家电方向发展。2013年4月24日2)传输速度2013年4月24日512.USB总线的拓扑结构物理结构上，USB系统是以根集线器(RootHub)为中心的分层(Tier)星形结构，各个点(Node，功能器件，即设备)可利用总线供电的集线器连接。PC机就是主机和根集线器，用户可以将外设或附加的Hub与之相连，附加的Hub可以再连接其他外设以及下层Hub，但系统的级联不能超过5级(包括ROOTHUB)2013年4月24日2.USB总线的拓扑结构2013年4月24日523.USB的硬件设备1)USB主控制器/根集线器

USB主控制器和根集线器合称为USB主机(HOST)。USB主控制器是硬件、固件和软件的联合体。主控制器负责USB总线上的数据传输，它把并行数据转换为串行数据以便在总线上传输，把收到的数据翻译成操作系统能够识别的数据形式。

2)USB设备为主机提供单个功能的设备称为“功能部件”。功能部件和集线器都称为USB设备。复合的“设备”有一个集线器和一个或多个“功能部件”。每一个集线器和功能部件都有唯一的地址。(1)集线器：(2)功能部件：2013年4月24日3.USB的硬件设备2013年4月24日534.USB的数据传输传输模式

(1)控制传输(controltransfer)控制传输是双向传输，主要用于命令/状态操作。发送控制命令，设置设备地址，设置设备属性，读取设备配置信息及设备状态等功能。

(2)同步传输(srnchronoustransfer)同步传输是单向传输，仅适用于全速/高速设备，是一种周期的、连续的传输方式。

(4)批量数据传输(bulktransfer)中断传输用于支持偶然需要对少量数据进行通信，但服务时间却受限的设备，如键盘、鼠标。全速设备的中断传输周期可为1ms～255ms，每次传输的有效负荷最大可为64个字节；而低速设备的中断传输周期为10ms～255ms，每次传输的有效负荷仅为8个字节。

(3)中断传输(interrupttransfer)批量数据传输用于对时间没有要求的非周期性的大量数据传输，仅全速/高速设备支持块数据传输2013年4月24日4.USB的数据传输2013年4月24日542)数据编码

USB通信时，使用一对摆幅为3.3V的差动信号(D＋，D－)，采用NRZI(NotReturntoZeroInvert不归零翻转)传送各种数据，它定义用电压保持不变表示二进制数字序列中的1码，用电压跳变(0V～3.3V的跳变或者3.3V～0V跳变)表示二进制数字序列中的0码。2013年4月24日2)数据编码2013年4月24日553)传送的组成一次数据传输包含一个或多个事务，每个事务包括它的源地址和目的地址，一个事务一但开始通信，必须连续进行，不允许被中断。每个事务包含一个标志包，也可能包含一个数据包或握手包。所有包包括一个“包标识”(PID)、帧号、地址或其他信息，以及CRC校验码。2013年4月24日3)传送的组成2013年4月24日564)USB包的格式USB包是数据传送的基本方式，USB共有3种类型的包。(1)USB的传输总是首先有主机发出标志(TOKEN，令牌)包开始。标志包中有设备地址码、端口号、传输方向和传输类型等信息。(2)其次是数据源向数据目的地发送的数据包或者发送无数据传送的指示信息，数据包可以携带的数据最多为1023B。(3)最后是数据接收端向数据发送端回送一个握手包，提供数据是否正常接收的反馈信息。如果有错误，需要重发。除了同步以外，其他类型的传输都需要握手(handshake)包。

2013年4月24日4)USB包的格式2013年4月24日575)总线枚举过程USB设备可以即插即用，一旦设备连接到某一个USB的节点，USB就会产生被软件支持的一系列操作，来完成对设备的配置，称为总线枚举过程。设备所连接的Hub检测出端口上有设备连接，即向主机报告。主机通过询问Hub以获取确切的信息。主机知道设备连接到哪个端口上，向这个端口发出复位命令。Hub发出的复位信号结束后，端口被打开，Hub向设备提供100mA的电源，这时设备上电，所有的寄存器复位，并且以默认地址0以及端点0响应命令。主机通过默认地址与端点0进行通信，赋予设备一个唯一的地址，并且读取设备的配置信息。主机对设备进行配置，该设备可以使用。当该设备被移走时，Hub依然要报告主机，并且关闭端口。主机接到设备移走的报告，就会改写当前结构的信息。2013年4月24日5)总线枚举过程2013年4月24日589.4.2硬盘驱动器接口电路硬盘接口是硬盘与主机系统间的连接部件，作用是在硬盘缓存和主机内存之间传输数据。不同的硬盘接口决定着硬盘与计算机之间的连接速度，在整个系统中，硬盘接口的优劣直接影响着程序运行快慢和系统性能好坏。从整体的角度上，硬盘接口分为IDE、SATA、SCSI和光纤通道四种，2013年4月24日9.4.2硬盘驱动器接口电路硬盘接口是硬盘与主机系统间的连接591、IDE接口IDE的英文全称为“IntegratedDriveElectronics”，即“电子集成驱动器”，它的本意是指把“硬盘控制器”与“盘体”集成在一起的硬盘驱动器。

2013年4月24日1、IDE接口2013年4月24日602、SCSI接口SCSI的英文全称为“SmallComputerSystemInterface”（小型计算机系统接口），是同IDE（ATA）完全不同的接口，IDE接口是普通PC的标准接口，而SCSI并不是专门为硬盘设计的接口，是一种广泛应用于小型机上的高速数据传输技术。

2013年4月24日2、SCSI接口2013年4月24日613、光纤通道光纤通道的英文拼写是FibreChannel，和SCSI接口一样光纤通道最初也不是为硬盘设计开发的接口技术，是专门为网络系统设计的，但随着存储系统对速度的需求，才逐渐应用到硬盘系统中。光纤通道硬盘是为提高多硬盘存储系统的速度和灵活性才开发的，它的出现大大提高了多硬盘系统的通信速度。光纤通道的主要特性有：热插拔性、高速带宽、远程连接、连接设备数量大等。2013年4月24日3、光纤通道2013年4月24日624、SATA接口使用SATA（SerialATA）口的硬盘又叫串口硬盘，是未来PC机硬盘的趋势。

2013年4月24日4、SATA接口2013年4月24日635、SATAII接口SATAII是在SATA的基础上发展起来的，其主要特征是外部传输率从SATA的1.5Gbps(150MB/sec)进一步提高到了3Gbps(300MB/sec)，此外还包括NCQ(NativeCommandQueuing，原生命令队列)、端口多路器(PortMultiplier)、交错启动(StaggeredSpin-up)等一系列的技术特征。2013年4月24日5、SATAII接口2013年4月24日649.4.3scsiSCSI（Smallcomputesysteminterface）即小型计算机系统接口。它用于计算机与磁带机、软磁盘机、硬磁盘机、CD-ROM、可重写光盘、扫描仪、通信设备和打印机等外围设备的连接。1、SCSI总线的主要特点：

（1）多种传送方式。（2）连接简便。（3）多任务接口。2013年4月24日9.4.3scsiSCSI（Smallcomputesy652、SCSI总线的层次结构在系统组成时，启动设备和目标设备不能超过8个。为了区别每个不同的SCSI设备，每个SCSI设备都有一个ID地址，并对应于数据总线上的位编号（ID0~ID7对应于DB0~DB7），ID地址是启动设备选择目标设备或目标设备重新连接启动设备时的SCSI识别标识，在仲裁阶段设备的ID标识使用总线的优先权顺序，SCSI设备的优先级别是ID0最低，ID7最高。适配器1主机1适配器2主机2外设控制器1外设控制器2外设控制器1外设外设1外设2外设n。。。外设1外设2外设n。。。SCSI总线系统总线系统总线2013年4月24日2、SCSI总线的层次结构适配器1主机1适配器2主机2外设控669.4.4gp-ib/hp-ib/iec-ib/ieee-488总线IEEE488总线由美国HP公司最先提出，到1975年形成标准。又称HP-HB，还称GP-IB或IEC-IB。它们是国际标准的通用接口总线，是一种异步双向总线，是专门用于连接系统而不是连接部件或模块的，例如计算机与电压表、信号发生器、程控电源等测量仪器以及各仪表间的通信。

2013年4月24日9.4.4gp-ib/hp-ib/iec-ib/ieee-4671、IEEE488总线的主要特点（1）采用位并行、字节串行、三线异步传送技术，允许不同速度的装置工作在同一系统内。（2）8位数据宽度（3）连接设备最多不超过15个，电缆长度不超过20m。（4）信号最大传输速率为1MB/s。（5）16条信号线，采用负逻辑TTL电平，低电平<+0.8V为“1”，高电平>+2.0V为“0”。（6）地址可扩展到961个。2013年4月24日1、IEEE488总线的主要特点2013年4月24日682、IEEE488总线结构从组成部件来看，IEEE488总线结构包括控制器、接收器、发送器。被连接的设备可以是发送器、也可以是接收器，还可以既是发送器又是接收器，但总线中必须有一个设备同时是接收器、发送器和控制器（通常指计算机）。（1）控制器。（2）发送器（3）接收器微处理器设备2设备1设备6设备7设备3设备4设备5IEEE488总线2013年4月24日2、IEEE488总线结构微处理器设备2设备1设备6设备7693、IEEE488总线定义及功能(1)D7～D0数据总线。这是8条双向数据线除了用于传送数据外，还用于“听”、“讲”方式的设置，以及设备地址和设备控制信息的传送。即在D7—D0上可以传送数据、设备地址和命令。

(2)字节传送控制线。在IEEE488总线上数据传送采用异步握手(挂钩)联络方式。即用DAV，NRFD和NDAC3根线进行握手联络。(3)

接口管理线。REN(RemoteEnable)——远程控制线。SRQ(ServiceRequest)——服务请求线ATN(AttenntionLine)——监视线EOI(EndorIdentify)——结束或识别线IFC(InterfaceClear)——接口清零线2013年4月24日3、IEEE488总线定义及功能2013年4月24日70四、IEEE488总线传送数据时序2013年4月24日四、IEEE488总线传送数据时序2013年4月24日719.4.5串行i/o标准接口ieee1394EEE1394是1993年由Apple公司首先提出的，IEEE在1995年12月将其作为一个正式的工业标准推出，全称为IEEE1394高性能串行总线标准（IEEE1394HighPerformanceSerialBUSStandard），并与USB一起作为一种新的总线标准进行推广。１、IEEE1394串行总线的主要特点（1）通用性强。（2）数据传输速率高。（3）实时性强。（4）连接简单、方便2013年4月24日9.4.5串行i/o标准接口ieee1394EEE1394是72２、IEEE1394连接设备的方式（1）电缆连接CPU驱动器扫描仪光驱DVD驱动器数码相机打印机数字摄像机数码相机2013年4月24日２、IEEE1394连接设备的方式驱动器扫描仪光驱DVD驱动73（2）内部总线连接CPUDVD驱动器I/O接口内存IEEE1394总线2013年4月24日（2）内部总线连接DVD驱动器I/O接口内存IEEE139474（3）IEEE1394桥接器CPU驱动器扫描仪光驱DVD驱动器数码相机打印机数字摄像机数码相机CPUDVD驱动器I/O接口内存IEEE1394总线IEEE1394桥接器2013年4月24日（3）IEEE1394桥接器驱动器扫描仪光驱DVD驱动器数码75第九章总线2013年4月24日第九章总线2013年4月24日76在计算机系统中，总线实现了芯片与芯片、插板与插板、系统与系统之间的连接和通信。总线是计算机系统与外围设备实现互连的重要组成部分，它的实现直接影响到整个系统的功能和性能。本章首先介绍总线的分类及性能指标，然后系统阐述总线的判决和握手技术。最后在此基础上详细的介绍系统总线、局部总线及外部总线的标准等。2013年4月24日在计算机系统中，总线实现了芯片与芯片、插板与插板、系统与系统779.1概述9.1.1总线及总线的分类1.总线的功能总线是计算机各部件之间进行通信的通道，其作用是连接计算机五大部件（运算器、控制器、存贮器、I/O设备），传递信息。2013年4月24日9.1概述9.1.1总线及总线的分类2013年4月24日782、总线分类一、数据总线、地址总线、控制总线和电源总线二、片内总线、内部总线和外部总线三、并行总线和串行总线2013年4月24日2、总线分类2013年4月24日799.1.2总线标准在总线标准中，主要规定总线结构的外形、相关尺寸及其排列方式、地址线的数目、数据的位数、有关控制信号及时钟同步方式等。2013年4月24日9.1.2总线标准在总线标准中，主要规定总线结构的外形、相关80总线标准的特性：①物理特性：物理特性是指总线物理连接的方式，包括总线的根数、总线的插头和插座是什么形状的及引脚是如何排列的等。②功能特性：功能特性描述的是一组总线中每一根线的功能是什么。③电气特性：电气特性定义每一根线上信号的传递方向以及有效电平范围。④时间特性：时间特性定义了每根线在什么时候有效，这涉及到总线操作的时序问题。2013年4月24日总线标准的特性：2013年4月24日81常见的总线标准：（1）ISA总线，（2）EISA总线（3）VESA总线（4）PCI总线（5）USB总线2013年4月24日常见的总线标准：2013年4月24日829.1.3总线的性能指标总线的性能指标如下：(1)总线宽度：8位、16位、32位和64位（数据总线位数）

(2)标准传输率。在总线上每秒钟传输的最大字节量每秒多少兆字节：MBps(3)时钟同步／异步同步总线异步总线(4)数据总线／地址总线的多路复用和非多路复用(5)信号线数：AB、DB、CB信号线的总和，说明系统的复杂程度。(6)负载能力(7)总线控制方式突发传输、并发工作、自动配置、仲裁方式、逻辑方式、中断方式等(8)扩增电路板尺寸(9)其他指标电源电压是5V还是3.3V能否扩展64位宽度等2013年4月24日9.1.3总线的性能指标总线的性能指标如下：2013年4月2839.2总线判决和握手技术9.2.1总线操作与总线操作周期1.总线主设备和总线从设备主设备：总线的主设备是指在获取总线控制权后，能启动数据的传输、发出地址或读写控制命令并控制总线上的数据传送过程的模块。例如数值数据处理器、输入输出处理器等。

从设备：总线从设备是指本身不具有总线控制能力，但能够对总线主设备提出的数据请求作出响应，接受主设备发出的地址（并进行译码）和读/写命令并执行相应的操作的模块。例如内存模块I/O接口2013年4月24日9.2总线判决和握手技术9.2.1总线操作与总线操作周期20842.总线数据传输①总线请求和仲裁阶段:当系统中有多个主模块的时候，任何一个主模块需要使用总线都必须向总线仲裁机构提出总线请求，由总线仲裁机构决定下一个传输周期的总线使用权该给哪个模块。②寻址阶段:取得了总线使用权的主模块，发出本次要访问的从模块的存储器地址或I/O端口地址以及有关的命令，通过译码使参与此次传送操作的从模块被选中并开始启动。③数据传送阶段:主模块和从模块之间进行数据传输，数据由源模块(可能是主模块也可能是从模块)发出，经过数据总线流入目的模块。④结束阶段:主模块和从模块的有关信息均从总线上撤除，让出总线，以便其他模块可以继续使用。2013年4月24日2.总线数据传输2013年4月24日859.2.2总线使用权的分配由于每个主设备都能够控制总线，必然存在对总线资源的争用，总线使用权的分配即总线的控制问题。根据分配总线使用权的原则，可以将仲裁算法分为优先级算法和公平仲裁算法。1、优先级仲裁优先级仲裁可以根据系统中各主设备的重要性给各主设备规定不同的优先级，当多个主模块争用总线时，优先级最高的一个获得总线使用权。多用于共享总线的I/O子系统之间。2、公平仲裁公平仲裁策略是采用特定的算法尽可能保证所有总线主设备在宏观上获得总线使用权的机会或机会均等。对多个平等的通信信道的处理往往就采用公平仲裁算法。2013年4月24日9.2.2总线使用权的分配2013年4月24日869.2.3总线仲裁技术按照总线仲裁电路的位置不同，仲裁方式分为集中式仲裁和分布式仲裁两类。1、集中式仲裁

集中式仲裁中每个功能模块有两条线连到中央仲裁器：一条是送往仲裁器的总线请求信号线BR，一条是仲裁器送出的总线授权信号线BG。根据仲裁原理不同，集中式仲裁又分为链式查询方式、计数器定时查询方式和独立请求方式。2、分布式仲裁不需要中央仲裁器，每个潜在的主方模块都有自己的仲裁号和仲裁器，多个仲裁器竞争使用总线。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。

2013年4月24日9.2.3总线仲裁技术按照总线仲裁电路的位置不同，仲裁方式分87链式查询方式

BG（BusGrant）信号以串行方式向下传递进行裁决。离总线仲裁器越近的部件优先级越高。总线控制器部件0部件1部件n-1BSBRBG数据与地址总线BB（BusBusy）：总线忙信号，BB有效说明总线正被占用。BR（BusRequest）:总线请求信号，BR有效说明至少有一个部件正在申请总线使用权。电路简单，便于增减总线设备。仲裁速度慢，优先级不能改变。2013年4月24日链式查询方式总线控制器部件0部件1部件n-1BSBRBG数88计数器定时查询方式（轮询判决）不使用BG信号线，但需用地址总线。若总线上有N个部件，则在总线控制部件内设置一个计数器，可以从0计数至N-1,每个值对应一个部件。不论哪个部件要使用总线，均通过BR提出申请。控制部件通过地址总线定时送出计数器的当前值。提出申请的部件检查地址总线，若发现其上的值与自己的编号相等，则取得总线使用权，并通过置BB有效通知控制部件。若控制部件在一定时间内未收到BB有效，则令计数器加1或减1，发下一个地址。计数器的值可由软件设置，故优先级控制非常灵活。

总线控制器部件0部件1部件n-1BSBR数据与地址总线计数值2013年4月24日计数器定时查询方式（轮询判决）部件0部件1部件n-1BSBR89独立请求方每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi。当设备要求使用总线时，便发出该设备的请求信号。总线仲裁器中有一个排队电路，它根据一定的优先次序决定首先响应哪个设备的请求，给设备以授权信号BGi。

总线控制器部件0部件1部件n-1BSn-1BRn-1数据与地址总线BG1BR1BS0BR02013年4月24日独立请求方部件0部件1部件n-1BSn-1BRn-1数据与地902、分布式仲裁不需要中央仲裁器，每个潜在的主方模块都有自己的仲裁号和仲裁器，多个仲裁器竞争使用总线。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。所有参与本次竞争的各主设备将设备竞争号CN取反后打到仲裁总线AB上，以实现“线或”逻辑。AB线低电平时表示至少有一个主设备的CNi为1，AB线高电平时表示所有主设备的CNi为0。竞争时CN与AB逐位比较，从最高位（b7）至最低位（b0）以一维菊花链方式进行，只有上一位竞争得胜者Wi+1位为1。当CNi=1，或CNi=0且ABi为高电平时，才使Wi位为1。若Wi=0时，将一直向下传递，使其竞争号后面的低位不能送上AB线。竞争不到的设备自动撤除其竞争号。在竞争期间，由于W位输入的作用，各设备在其内部的CN线上保留其竞争号并不破坏AB线上的信息。由于参加竞争的各设备速度不一致，这个比较过程反复（自动）进行，才有最后稳定的结果。竞争期的时间要足够，保证最慢的设备也能参与竞争。

2013年4月24日2、分布式仲裁2013年4月24日919.2.4信息在总线上的传送方式1、串行传送当信息以串行方式传送时，只有一条传输线，而且采用脉冲传送。在串行传送的时，按顺序传送来表示一个数码的所有二进制位（bit）的脉冲信号，每次一位。通常以第一个脉冲信号表示数码的最低有效位，最后一个脉冲表示数码的最高有效位。

2013年4月24日9.2.4信息在总线上的传送方式1、串行传送2013年4月2922、并行传送用并行方式传送二进制信息时，对要传送的数码的每个数据位都需要一条单独的传输线。信息由多少二进制位组成，就需要有多少条传输线，从而使得二进制数“0”或“1”在不同的传送线上传输。2013年4月24日2、并行传送2013年4月24日933、分时传送

分时传送有两种概念。一种是采用总线复用方式，某个传输线上及传送地址信息，又传送数据信息。为此必须划分时间片，以便在不同的时间间隔中完成地址传送和数据传送的任务。分时传送的另一种概念是共享总线的部件，分时使用总线。

2013年4月24日3、分时传送2013年4月24日949.2.5总线通信协议总线上数据为了高速可靠的进行传输，必须有某种总线联络（握手）技术。总线传输有以下四种握手方式：同步方式异步方式半同步方式分离方式2013年4月24日9.2.5总线通信协议总线上数据为了高速可靠的进行传输，必须9596同步方式总线上的主、从设备在同一时钟的控制下进行传送，传输周期（即总线周期）是固定的。例如：PCI总线，CPU与内存（不插入TW）等特点：适合高速传输便于电路设计适应性不好设备速度不一样时，必须以响应速度最慢设备的速度运行设计完成后，不能更改2013年4月24日21同步方式总线上的主、从设备在同一时钟的控制下进行传送，传9697异步方式采用应答式传输方式。使用请求线（REQ或READY）和应答线（ACK）来协调传输过程不依赖系统时钟信号2013年4月24日22异步方式采用应答式传输方式。使用请求线（REQ或READ97异步总线协定全互锁方式发送方接收方1.READY=13.ACK=12.接收数据4.READY=05.ACK=01.READY=1一个总线周期下一个总线周期2013年4月24日异步总线协定全互锁方式发送方接收方1.READY=1398异步总线协定优点不同速度的设备可以协同工作，适应性强快－快：高速度快－慢：低速度缺点握手过程复杂，总线周期较长传输速度不固定，取决于模块的访问速度死锁2013年4月24日异步总线协定优点2013年4月24日99100半同步方式是前两种方式的折衷。有同步时钟，但传输周期（总线周期）可变。增加一条信号线（如Ready），主设备监视该信号线了解选中的从设备是否准备好，否则插入等待状态，延长传送周期例如：ISA总线等特点适应性好兼有同步方式的速度2013年4月24日25半同步方式是前两种方式的折衷。有同步时钟，但传输周期（总100半同步总线协定使用WAIT或READY信号＝0，表示存储器或I/O设备未准备就绪，需等待;＝1，表示存储器或I/O设备已经就绪，可以传送数据T1T2T3T4TwTw检查Ready信号,Ready=0时需要插入TW状态；Ready=1时结束TW状态，进入T4状态T1Ready2013年4月24日半同步总线协定使用WAIT或READY信号T1T2T3T4T101分离式总线协定主设备从设备读取数据地址和命令读出的数据T读出的数据送上总线主设备占用总线的时间从设备主设备数据读入主设备从主控模块通过总线向从模块发出地址和读写命令开始，到整个传输周期结束，总线完全是由该主控模块以及从模块占用。但并非整个传输周期中总线都得到了充分利用。2013年4月24日分离式总线协定主设备从设备地址和命令读出的数据T读出的数据主102分离式总线协定主设备从设备读取数据期间，交由其它设备使用地址和命令读出的数据T读出的数据送上总线主设备占用总线的时间从设备主设备数据读入主设备从设备占用总线的时间2013年4月24日分离式总线协定主设备从设备地址和命令读出的数据T读出的数据主103104分离方式将传输周期（总线周期）分成两个子周期子周期1主模块发出地址、控制命令（读或写）。主模块释放总线，供其他模块使用子周期2从模块准备好数据后，申请总线，获准后将数据回送主模块使用在小型机系统中特点大大提高总线的利用率适用于多个主模块的系统2013年4月24日29分离方式将传输周期（总线周期）分成两个子周期2013年41049.2.6总线的负载能力所谓总线的负载能力即驱动能力，是指当总线接上负载(接口设备)后必须不影响总线输入/输出的逻辑电平。例如PC总线中的输出信号，在输出低电平要吸收电流(由负载流入信号源)，以IOL表示，这时的负载能力就是指当它吸收了规定电流时，仍能保持逻辑低电平。输出高电平的负载能力以IOH表示，这是一个由信号源流向负载的输出电流。当输出电流超过规定值时，输出逻辑电平会降低，甚至变到阈值以下。2013年4月24日9.2.6总线的负载能力所谓总线的负载能力即驱动能力，是指当1059.3系统总线和局部总线最早的PC系统总线是IBM公司于1981年推出的基于准16位机PC/XT的总线，称为PC总线。1984年IBM公司推出了16位机PC/AT，其总线称为AT总线。然而IBM公司从未公布过他们的AT总线规格，尽管各兼容机厂商模仿出了AT总线，但还是存在某些模糊不清的解释。为了能够更好地开发外接插板，由Intel公司、IEEE和EISA集团联合开发出与IBM/AT原装机总线意义相近的工业标准体系结构（IndustryStandardArchitecture，ISA）总线。并且又于1988年，由Compaq、AST、Epson等9家公司联合在ISA的基础上为32位微处理器推出了扩展的ISA（ExtendedISA，EISA）总线。进入1993年后，由于微处理器的飞速发展，使得ISA、EISA落后了。微处理器的高速度和总线的低速度不同步，造成硬盘、图形卡和其他外设只能通过一个慢速且狭窄的瓶颈发送和接收数据，使CPU的高性能受到了严重的影响，因而业界又提出了PC的一项新技术——局部总线（localbus）。目前较为流行的局部总线有两个：一是VESA（VideoElectronicsStandardAssociation，VESA）总线，简称VL总线，另一是PCI（PeripheralComponentInterconnect，PCI）总线，PCI总线是目前Pentium微处理器中广泛采用的总线。2013年4月24日9.3系统总线和局部总线最早的PC系统总线是IBM公司于191069.3.1isa总线ISA（IndustrialStandardArchitecture）总线指IBM公司为适配PC/AT而于1984年推出的16位系统总线标准，它是当初PC/XT使用的XT总线的扩展，XT总线共62线，其插卡/插座分A、B两面，每面31线，其中数据线宽8位，地址线宽20位（可对1MB存储空间寻址）。XT总线后来又称ISA8总线。ISA总线在原XT总线62引线的基础上再延长出独立的一段，新增加36线（A、B两面各18线），数据线扩至16位，地址线扩至24位。ISA总线适配8/16位数据总线传输要求，与XT总线兼容。ISA总线插槽长138.5mm，相邻引脚距离2.54mm，基本部分与扩展部分相距10.16mm。2013年4月24日9.3.1isa总线ISA（IndustrialStand1071．ISA总线的主要特性·数据传输速率最高为8Mbps。·24根地址线，可寻址16MB存储空间（000000H～0FFFFFFH）。·64KB个可寻址的I/O端口（16根地址线，可寻址0000H～0FFFFH端口）。·一次可进行16位或8位数据存取。·15级硬中断控制（对应两片8259A级联）。·7个DMA通道（对应两片8237A-5级联）。·可产生I/O等待状态。·支持多个主控器（multi-master）。

2013年4月24日1．ISA总线的主要特性2013年4月24日1082013年4月24日2013年4月24日109类

型信号名称输入/输出（I/O）功能说明时钟与定位OSCO振荡信号：周期70ns，占空比2∶1CLKO系统时钟：周期167ns，占空比2∶1RESDRVO上电复位，或初始化系统逻辑I零等待状态数据SD7～SD0I/O8位双向数据线，SD0为最低有效位地址总线SA19～SA0O20位地址线，SA0为最低有效位BALEO地址锁存使能信号，允许锁存来自CPU的有效地址AENODMA允许信号，允许DMA控制三总线进行DMA传输中断与DMAIRQ7～3II/O设备的中断请求线，IRQ3优先级最高DRQ3～1II/O设备的DMA请求线，DRQ优先级最高3～1ODMA应答信号线，分别对应DRQ3～1控制总线T/CODMA通道计数结束信号，DMA控制器送出I/OI/O读I/OI/O写O存储器读（小于1MB空间）O存储器写（小于1MB空间）I向主板CPU提供I/O设备或扩充存储器奇偶校验信息I/OCHRDYII/O通道就绪，低电平使总线周期延长，延长的时钟数≤15I/O指示刷新周期电源与地线+5V

电源-5V

电源+12V

电源-12V

电源GND

地线表9-1ISA总线前向兼容62条信号线2013年4月24日类

型信号名称输入/输出（I/O）功能说明时钟与定位OSC110表9-2

lSA总线扩展36条信号线类

型信号名称输入/输出（I/O）功能说明控制总线IRQ15～10I中断请求信号，IRQ10优先级最高，IRQ15最低DRQ7～5DMA请求信号，DRQ0优先级最高，DRQ7最低ODMA应答信号，对应DRQ7～5控制总线I其他处理器发出的主控信号，使CPU总线处于高阻状态I/O对所有存储器的读命令I/O对所有存储器的写命令地址LA23～LA17I/O存储器最高7位地址线数据总线SD15～SD8I/O高8位双向数据总线I/O数据高位允许信号I存储器16位芯片选择信号

I/O设备16位芯片选择信号电源地线+5V

电源GND

地线2013年4月24日表9-2

lSA总线扩展36条信号线类

型信号名称输入/1113．对存储器和I/O端口寻址ISA总线有两组地址信号线：SA19～SA0和LA23～LAl7。SA19～SA0这20根地址线与XT总线一样，可对存储器中前1MB空间寻址，LA23～LA17为扩展地址线，与SA19～SA0合起来可对整个16MB存储空间进行寻址2013年4月24日3．对存储器和I/O端口寻址2013年4月24日1129.3.2eisa总线随着高性能微处理器的推出，低性能的系统总线与高性能处理器间产生的瓶颈问题更为突出，特别是当Intel80486微处理器推出后，解决瓶颈问题的需求越来越迫切。以Compaq公司为首，包括HP、AS