数字电子技术-考试复习选择填空题汇总

数字电子技术-考试复习选择填空题汇总数字电子技术-考试复习选择填空题汇总数字电子技术-考试复习选择填空题汇总数字电子技术-考试复习选择填空题汇总编制仅供参考审核批准生效日期地址：电话：传真:邮编:数字电子技术试卷选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（A）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。A.多谐振荡器B.单稳态触发器C.施密特触发器D.JK触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是(C)A.J-K触发器B.R-S触发器C.D触发器D.T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A）AVHDL程序中是区分大小写的。B一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成CVHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D结构体是描述元件部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（A）A.二进制B.八进制C.十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（B）A.0101B.0110C.0111D.10003、在图1所示电路中，使的电路是---------------------------------------------（A）A.eq\o\ac(○,1)B.eq\o\ac(○,2)C.eq\o\ac(○,3)D.eq\o\ac(○,4)4、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（D）A.单稳态触发器B.施密特触发器C.D触发器D.多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（C）A.两个稳态B.一个稳态C.没有稳态D.不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（D）A.与门B.与非门C.或非门D.异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（B）A.编码器B.计数器C.译码器D.数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（A）A.延迟B.超前C.突变D.放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（C）A.RS触发器B.JK触发器C.D触发器D.T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（A）A.eq\o\ac(○,1)B.eq\o\ac(○,2)C.eq\o\ac(○,3)D.eq\o\ac(○,4)C组：1．十进制数25用8421BCD码表示为A。A.11001B.00100101C.100101D.100012.当逻辑函数有n个变量时，共有D个变量取值组合？

A.nB.2nC.n2D.2n3．在何种输入情况下，“与非”运算的结果是逻辑0。DA．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是14．存储8位二进制信息要D个触发器。A.2B.3C.4D.85．欲使JK触发器按Qn+1=n工作，可使JK触发器的输入端A。A.J=K=1B.J=0,K=1C.J=0,K=0D.J=1,K=06．多谐振荡器可产生B。A.正弦波B.矩形脉冲C.三角波D.锯齿波7．在下列逻辑电路中，不是组合逻辑电路的是A。A.译码器B.编码器C.全加器D.寄存器8．八路数据分配器，其地址输入端有B个。A.2B.3C.4D.89．8位移位寄存器，串行输入时经D个脉冲后，8位数码全部移入寄存器中。A.1B.2C.4D.810．一个无符号8位数字量输入的DAC，其分辨率为D位。A.1B.3C.4D.8D组：1、下列四个数中，最大的数是（ B ） A、（AF）16 B、（0）8421BCD C、（10100000）2 D、（198）102、下列关于异或运算的式子中，不正确的是（ B ） A、AA=0 B、

C、A0=A D、A1=3、下列门电路属于双极型的是（ A ） A、OC门 B、PMOS C、NMOS D、CMOS4、对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（A ） A、RS=X0 B、RS=0X C、RS=X1 D、RS=1X5、如图所示的电路，输出F的状态是（

D）A、A B、A

C、1 D、06、AB+A在四变量卡诺图中有(B)个小格是“1”。A、13 B、12C、6 D、57、二输入与非门当输入变化为(A)时，输出可能有竞争冒险。A.01→10B.00→10C.10→11D.11→018、N个触发器可以构成能寄存(B)位二进制数码的寄存器。A.N-1B.NC.N+1D.2N9、以下各电路中，(B)可以产生脉冲定时。多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器10、输入至少(B)位数字量的D/A转换器分辨率可达千分之一。A.9B.10C.11D.12判断题：A组：1、MP３音乐播放器含有D/A转换器，因为要将存储器中的数字信号转换成优美动听的模拟信号——音乐。（√）2、真值表、函数式、逻辑图、卡诺图和时序图，它们各具有特点又相互关联。（√）3、有冒险必然存在竞争，有竞争就一定引起冒险。（×）4、时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（×）5、（电子专业作）FPGA是现场可编程门阵列，属于低密度可编程器件。（×）B组：1、时序电路无记忆功能，组合逻辑电路有记忆功能。--------------------------------------（×）2、在普通编码器中，任何时刻都只允许输入二个编码信号，否则输出将发生混乱。（×）3、基本的RS触发器是由二个与非门组成。----------------------------------------------------（√）4、A/D转换器是将数字量转换为模拟量。-----------------------------------------------------（×）5、逻辑电路如下图所示，只有当A=0，B=0时Y=0才成立。----------------------------（√）C组：1．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（×）2．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（×）3.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（×）4.编码与译码是互逆的过程。（√）5.同步时序电路具有统一的时钟CP控制。（√）D组：1、时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（×）2、D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（×）3、用数据选择器可实现时序逻辑电路。（×）4、16位输入的二进制编码器，其输出端有4位。（√）5、时序电路不含有记忆功能的器件。（×）填空题：A组：数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。三态门的三种状态是指___0____、___1___、____高阻___。实现A/D转换的四个主要步骤是___采样___、___保持__、___量化__、___编码____。将十进制转换为二进制数、八进制数、十六进制数：（25.6875＝（＝（5、寄存器分为____基本寄存器___________和_______移位寄存器_______两种。6、半导体数码显示器的部接法有两种形式：共阳极接法和共阴极接法。7、与下图真值表相对应的逻辑门应是____与门__________输入AB输出F0000101001118、已知L=A+C，则L的反函数为=_______。9、基本RS触发器，若现态为1，S＝R＝０，则触发状态应为____1___。10、（电子专业选作）ROM的存储容量为1K×8，则地址码为__10____位，数据线为_____8______位。B组：1、请将下列各数按从大到小的顺序依次排列：（246）；（165）；（10100111）；（A4）（10100111）>（246）>（165）>（A4）2、逻辑函数有三种表达式：逻辑表达式、真值表、卡诺图。3、TTL逻辑门电路的典型高电平值是3.6V，典型低电平值是0.3V。4、数据选择器是一种多个输入单个输出的中等规模器件。5、OC门能实现“线与”逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用三态门。6、逻辑表达式为，它存在0冒险。7、时序逻辑电路在某一时刻的状态不仅取决于这一时刻的输入状态，还与电路过去的状态有关。8、触发器按逻辑功能可以分为RS、D、JK、T四种触发器。9、双稳态触发器电路具有两个稳态，并能触发翻转的两大特性。10、模数转换电路包括采样、保持、量化和编码四个过程。C组：1、二进制（1110.101）2转换为十进制数为_____14.625_________。2、十六进制数（BE.6）16转换为二进制数为________(10111110.011)2___。3、F=BCD+AC+AB+ABC=Σm(__7,10,11,12,13,14,15_______)。4、F=AC+D的最小项表达式为_Σm(1,3,9,10,11,14,15)____________________。5．一个基本RS触发器在正常工作时，它的约束条件是+=1，则它不允许输入=0且=0的信号。6．555定时器的最后数码为555的是TTL产品，为7555的是CMOS产品。7、TTL与非门的多余输入端悬空时，相当于输入_____高____电平。8．数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。9．对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。10、F=AB+的对偶函数是_______F¹=（A+B）·______________。D组：1、将（234）8按权展开为2×82+3×81+4×80。2、（10110010.1011）2=(262.54)8=(B2.B)163、逻辑函数F=+B+D的反函数=A（C+）。4、逻辑函数通常有真值表、代数表达式、卡诺图等描述形式。5、施密特触发器具有回差现象，又称电压滞后特性。6、在数字电路中，按逻辑功能的不同，可以分为逻辑电路和时序电路。7、消除冒险现象的方法有修改逻辑设计、吸收法、取样法和选择可靠编码。8、触发器有2个稳态，存储8位二进制信息要8个触发器。9、逻辑代数运算的优先顺序为非、与、或。10、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。E组：1、数字信号的特点是在上和上都是不连续变化的，其高电平和低电平常用和来表示。2、请将下列各数按从大到小的顺序依次排列：（123）8；（82）10；（1010100）2；（51）16：>>>，以上四个数中最小数的8421BCD码为（）8421BCD。3、除去高、低电平两种输出状态外，三态门的第三态输出称为状态。4、在555定时器组成的脉冲电路中，脉冲产生电路有，脉冲整形电路有、，其中属于双稳态电路。5、存储容量为4K×8的SRAM，有根地址线，有根数据线，用其扩展成容量为16K×16的SRAM需要片。6、实现A/D转换的四个主要步骤是_____、_____、_____和编码。1．十进制9用余3码表示为1100。2．逻辑函数Y=A（B+C），其反函数=。对偶函数Y’=A+BC。OC门在实际使用时必须在输出端外接负载电阻和电源。设计模值为30的计数器至少需要5级触发器。1．逻辑函数的描述有多种，下面B描述是唯一的。A.逻辑函数表达式B.卡诺图C.逻辑图D.文字说明2．一只四输入与非门，使其输出为0的输入变量取值组合有D种。A.15B.8C.7D.13.可用来暂时存放数据的器件是B。A.译码器B.寄存器C.全加器D.编码器4．D可用来自动产生矩形脉冲信号。A.施密特触发器B.单稳态触发器C.T触发器D.多谐振荡器5．单稳态触发器的主要用途是C。A.整形、延时、鉴幅B.整形、鉴幅、定时C.延时、定时、整形D.延时、定时、存储一、填空题（每空1分，共20分）1.

有一数码10010011，作为自然二进制数时，它相当于十进制数（147），作为8421BCD码时，它相当于十进制数（93）。2.三态门电路的输出有高电平、低电平和（高阻）3种状态。3．TTL与非门多余的输入端应接（高电平或悬空）。4．TTL集成JK触发器正常工作时，其和端应接（高）电平。5.已知某函数，该函数的反函数=6.如果对键盘上108个符号进行二进制编码，则至少要（7）位二进制数码。7.典型的TTL与非门电路使用的电路为电源电压为（5）V，其输出高电平为（3.6）V，输出低电平为（0.35）V，CMOS电路的电源电压为（3—18）V。8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出应为（10111111）。9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有（11）根地址线，有（16）根数据读出线。10.两片中规模集成电路10进制计数器串联后，最大计数容量为（100）位。11.下图所示电路中，Y1＝ABY1Y2Y3（AB）；Y2ABY1Y2Y312.某计数器的输出波形如图1所示，该计数器是（5）进制计数器。13．驱动共阳极七段数码管的译码器的输出电平为（低）有效。二、单项选择题1.

函数F(A,B,C)=AB+BC+AC的最小项表达式为(A)。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）2．8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出的值是（C）。A．111B.010C.000D.1013．十六路数据选择器的地址输入（选择控制）端有（C）个。A．16B.2C.4D.84.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（A）。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--01115．已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7～Y0是(C)。A.11111101B.10111111C.11110111D.111111116.一只四输入端或非门，使其输出为1的输入变量取值组合有(A)种。

A．15

B．8C．7

D．17.随机存取存储器具有(A)功能。A.读/写B.无读/写C.只读D.只写8．N个触发器可以构成最大计数长度（进制数）为(D)的计数器。A.NB.2NC.N2D.2N0000000010100111001011101119．某计数器的状态转换图如下，其计数的容量为(B)A．八B.五C.四D.三10．已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为(C)。ABQn+1说明00Qn保持010置0101置111Qn翻转A．Qn+1＝AB.C.D.Qn+1＝B11．有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（A）。A．8.125VB.4VC.6.25VD.9.375V12．函数F=AB+BC，使F=1的输入ABC组合为(

D

)

A．ABC=000

B．ABC=010C．ABC=101

D．ABC=11013．已知某电路的真值表如下，该电路的逻辑表达式为(C)。A．B.C．D．ABCYABCY0000100000111011010011010111111114．四个触发器组成的环行计数器最多有(D)个有效状态。A.4B.6C.8D.16(B)三、判断说明题1、逻辑变量的取值，１比０大。（×）2、D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小（√）。3．八路数据分配器的地址输入（选择控制）端有8个。（×）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（×）5、利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（√）6．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（√）7.约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0。（√）8．时序电路不含有记忆功能的器件。（×）9．计数器除了能对输入脉冲进行计数，还能作为分频器用。（√）10．优先编码器只对同时输入的信号中的优先级别最高的一个信号编码.（√）一、单项选择题（每小题1分，共15分）1．一位十六进制数可以用多少位二进制数来表示？（C）A.１B.２C.４D.162．以下电路中常用于总线应用的是（A）A.TSL门B.OC门C.漏极开路门D.CMOS与非门3．以下表达式中符合逻辑运算法则的是（D）A.C·C=C2B.1+1=10C.0<1D.A+1=14．T触发器的功能是（D）A．翻转、置“0”B.保持、置“1”C.置“1”、置“0”D.翻转、保持5.存储8位二进制信息要多少个触发器（D）A.2B.3C.4D.86．多谐振荡器可产生的波形是（B）A.正弦波B.矩形脉冲C.三角波D.锯齿波7．一个16选一的数据选择器，其地址输入（选择控制输入）端的个数是（C）A.1B.2C.4D.168．引起组合逻辑电路中竟争与冒险的原因是（C）A.逻辑关系错；B.干扰信号；C.电路延时；D.电源不稳定。9．同步计数器和异步计数器比较，同步计数器的最显著优点是（A）A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制10．N个触发器可以构成能寄存多少位二进制数码的寄存器（B）A.N-1B.NC.N+1D.2N11．若用JK触发器来实现特性方程，则JK端的方程应为（B）A.J=AB，K=B.J=AB，K=C.J=，K=ABD.J=，K=AB12．一个无符号10位数字输入的DAC，其输出电平的级数是（C）A.4B.10C.1024D.10013．要构成容量为4K×8的RAM，需要多少片容量为256×4的RAM？（D）A.2B.4C.8D.3214．随机存取存储器RAM中的容，当电源断掉后又接通，则存储器中的容将如何变换（

C）

A.全部改变B.全部为1C.不确定D.保持不变15．用555定时器构成单稳态触发器，其输出的脉宽为（B）A.0.7RC；B.1.1RC；C.1.4RC；D.1.8RC；二、多项选择题（每小题1分，共5分）16．以下代码中，为无权码的是（C）（D）（）（）A.8421BCD码B.5421BCD码C.余三码D.格雷码17．当三态门输出高阻状态时，以下说确的是（A）（B）（）（）A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动18．已知F=A+BD+CDE+D，下列结果正确的是哪几个？（A）（C）（）（）A.F=B.F=C.F=D.F=19．欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端为以下哪几种情况（

A）（B）（D）（）

A.J=K=0B.J=Q,K=C.J=,K=QD.J=Q,K=020．关于PROM和PAL的结构，以下叙述正确的是（A）（D）（）（）A.PROM的与阵列固定，不可编程B.PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程三、判断改错题（每小题2分，共10分）21.数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（√）22.TTL与非门的多余输入端可以接固定高电平。（√）23.异或函数与同或函数在逻辑上互为反函数。（√）24.D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。（×）25.移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。（×）四、填空题（每小题2分，共16分）26．二进制数（1011.1001）2转换为八进制数为13.41，转换为十六进制数为B9。27．数字电路按照是否具有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。28．已知逻辑函数F＝A⊕B，它的与非-与非表达式为，或与非表达式为。29．5个变量可构成32个最小项，变量的每一种取值可使1个最小项的值为1。30．在题30图所示可编程阵列逻辑（PAL）电路中，Y1=，Y3=。题30图31．555定时器构成的施密特触发器，若电源电压VCC＝12V，电压控制端经0.01µF电容接地，则上触发电平UT+＝8V，下触发电平UT–＝4V。32．若ROM具有10条地址线和8条数据线，则存储容量为1K×8比特，可以存储1024个字节。33．对于JK触发器，若，则可完成T触发器的逻辑功能；若，则可完成D触发器的逻辑功能。1．对于逻辑问题表示方法中具有唯一性的是D。(A)与-或式(B)或-与式(C)逻辑图(D)卡诺图2．B。(A)(B)(C)(D)3．C。(A)(B)(C)(D)4．边沿式D触发器是一种C稳态电路。(A)无(B)单(C)双(D)多5．L=AB+C的对偶式为______B______。(A)A+BC(B)(A+B)C(C)A+B+C(D)ABC图16．将D触发器改造成T触发器，图1所示电路中的虚线框应是__D____。图1(A)或非门(B)与非门(C)异或门(D)同或门7.标准与-或式是由____B______构成的逻辑表达式。(A)与项相或(B)最小项相或(C)最大项相与(D)或项相与8．与十进制数（53.5）10等值的数或代码为B。(A)(101011.101)8421BCD(B)(35.8)16(C)(110101.01)2(D)(65.1)89．某D/A转换器满刻度输出电压为10V，要求1mV的分辨率，其输入数字量位数至少为B位。(A)13(B)14(C)15(D)1610．在下面图2所示中能实现逻辑状态输出的电路为A；11．一个12K8位存储系统，需要地址线数为多少？需要2K4位存储器芯片数为多少

应选择C。(A)地址线13，芯片数6；(B)地址线10，芯片数6；(C)地址线14，芯片数12；(D)地址线13，芯片数12。12.以下四种转换器，B是A/D转换器且转换速度最高。(A)逐次逼近型(B)并联比较型(C)双积分型(D)施密特触发器试卷一一、（20分）选择填空。1．十进制数3.625的二进制数和8421BCD码分别为（B）11.11和11.001B．11.101和0011.1C．11.01和11.1D．11.101和11.1012．下列几种说法中错误的是（D）A．任何逻辑函数都可以用卡诺图表示。B．逻辑函数的卡诺图是唯一的。C．同一个卡诺图化简结果可能不是唯一的。D．卡诺图中1的个数和0的个数相同。3．和TTL电路相比，CMOS电路最突出的优点在于（D）A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（B）A．寄存器B．移位寄存器C．计数器D．存储器5．单稳态触发器的输出脉冲的宽度取决于（C）A．触发脉冲的宽度B．触发脉冲的幅度C．电路本身的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的稳定性，最有效的方法是（C）A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为fcp，欲得到频率为0.2fcp的矩形波应采用（A）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（B）A．5VB．2VC．4VD．3V图1-8试卷二一、（18分）选择填空题1.用卡诺图法化简函数F(ABCD)=(0,2,3,4,6,11,12)+(8,9,10,13,14,15)得最简与-或式____c____。A. B. C. D. 2.逻辑函数F1、F2、F3的卡诺图如图1-2所示，他们之间的逻辑关系是b,。A．F3=F1•F2 B．F3=