工程设计培训教材

工程设计

赵攀在本章中，结合前面所学的理论，举例说明实际的模拟集成电路设计与数模混合集成电路设计的特点。首先具体设计了一款运算放大器，指出了多级运算放大器设计的指标与结构之间的关系以及运算放大器的设计思路。然后设计了一款10位30Msps的模数转换器，以此说明模数混合集成电路的设计思路。1.运算放大器设计

1.1放大器结构的确定1.由于单级CMOS放大器的电压增益通常为20~60dB，根据所提出的设计指标，其增益要求不下于85dB，因此至少需要二级放大器级联。2.由于要求该放大器驱动大电容负载（60pF），并实现缓冲放大，所以采用源级跟随器作为输出级，以避免负载对前一级增益的影响。由以上两点可以初定运算放大器为三级级联结构。由于该运算放大器要求共模输入范围大，即第一级的共模输入范围较大。而根据前面所学，共模输入与增益是一对矛盾体，故该级的放大器增益不是很高，所以第一级的增益设计为30~40dB。由于输出级设计为源级跟随器，其增益为1，为了实现总的增益要求，第二级的增益要达到60~70dB。另外，为了实现缓冲放大，使放大器能稳定工作，在电路中采用RC补偿，并为了实现片内补偿的要求，利用密勒补偿的方法，以减小补偿电容和电阻值。3.具体电路形式假定所采用的为N阱CMOS工艺（1）输入级的确定由于采用的是N阱CMOS工艺，则采用PMOS管作为差分输入对管就可避免其衬底偏置效应。（2）中间级的确定为了满足系统增益要求，第二级采用共源共栅放大器。（3）输出级的确定为了提高驱动能力，输出级采用共源电路并以PMOS管作为输入管，以避免衬底偏置效应，但由于电平位移的作用使输出幅度下降。另外，由于输出级电流较大，需要采用独立的偏置电路。（4）补偿方式的确定在本设计中采用RC补偿方式，并且电阻R由NMOS管组成。由以上要求可以确定运算放大器如图18.1所示1.2选择工艺参数

1.3各级放大器参数的初步考虑

2.验证共模模范围是是否满足足设计要要求，此此时应假假定放大大器的输输入信号号应为共共模电压压。3.验证放大大器的增增益是否否满足设设计要求求，此时放大大器的输输入信号号应为差差模信号号。2.主增益级级的设计计3.输出级的的设计4.偏置电路路的设计计5.频率补偿偿设计2.模数转换换器ADC的设计1目标与设设计流程程1.1工程目标标设计一个个采样速速度为30Msps，而分辨辨率为10BIT的模数转转换器。。具体指指标如下下：采样频率率：30Msps分辨率：：10位功耗：150mW单端或全全差分模模拟输入入，输入入信号的的最大峰峰-峰值为2V工作电压压：5V3V或5V逻辑输出出1.2ADC设计流程程2.电路结构构2.电路总体体结构的确定采用上面面的所示示的结构构后，根根据系统统结构、、其A/D的其他功功能及性性能要求求，所设设计的芯芯片总的的结构框框图如下下：3.电路设计2.运算放大大器的设设计在采样保保持电路路中，其其关键模模块是运运算放大大器，经经过系统统分析与与仿真，，提出了了运算放放大器的的具体要要求：该运算放放大器的的增益大大于70dB功耗小于于20mW输出电压压的最大大摆幅为为3V由于所设设计的运运算放大大器运用用于10位高速PIPELINEA/D转换器的采样样电路中中，要求求其具有有良好的的线性和和很高的的速度，，并且是单电电源工作作，但普普通的单单级CMOS运算放大大器的增增益都不能满足足要求，，所以在在设计中中选用伸伸缩式级级联结构构高速高高增益全差分分运放，，其主体体电路如如图所示示：4.编码缓冲冲纠错输输出模块块（1）编码而根据1.5位FLASHA/D的输出码码只有‘‘00’、‘01’、‘10’三种形形式，因因此必须须经过一一定的编编码来实实现由上上表表及及卡卡诺诺图图可可以以设设计计出出如如下下的的电电路路图图2.第9级的的编编码码电电路路同理理我我们们可可以以得得到到第第9级的的电电路路原原理理框框图图Thankyou!谢谢谢观观看看/欢迎迎下下载载BYFAITHI