《FPGA配置与边界》课件

Altera公司的PLD器件综述PLD器件MAXII主流FPGA产品

Cyclone（飓风）

CycloneII

Stratix

FPGA配置芯片配置EEPROM

Cyclone专用配置器件

早期器件，大部分已经停产《FPGA配置与边界》课件共89页，您现在浏览的是第1页!配置EEPROM

用于配置SRAM工艺FPGA的EEPROM，EPC2以上的芯片可以用电缆多次擦写型号表EPC2EPC1EPC1441EPC1213EPC1064EPC1064V《FPGA配置与边界》课件共89页，您现在浏览的是第2页!Cyclone专用配置器件专门用于配置Cyclone器件的EEPROM，可以用ByteblasterII在线改写，电压为3.3v型号表EPCS1EPCS4(ASmodeconfiguration)《FPGA配置与边界》课件共89页，您现在浏览的是第3页!PLD器件的配置与编程

何谓配置和编程？将VHDL代码形成的文件写入PLD器件的过程配置（configure）和编程(program)的区别Program：对flash或者EEPROM工艺的配置芯片或者PLD器件进行写入的过程Configure：对SDRAM工艺的FPGA写入数据必须每次上电后均要进行一次，编程文件保存在配置芯片中，上电时从编程芯片下载到FPGA中《FPGA配置与边界》课件共89页，您现在浏览的是第4页!PLD器件的2种配置方法通过专用编程器配置通过PC机配置《FPGA配置与边界》课件共89页，您现在浏览的是第5页!MAX7128的配置电路MAX7000Sdevicesarein-systemprogrammableviaanindustry-standard4-pin

JointTestActionGroup(JTAG)interface(IEEEStd.1149.1-1990).TheISPcircuitryinMAX7000SdevicesispatiblewithIEEEStd.1532specification.TheIEEEStd.1532isastandarddevelopedtoallowconcurrentISPbetweenmultiplePLDvendors.电路图《FPGA配置与边界》课件共89页，您现在浏览的是第6页!多片MAX7128的配置电路图《FPGA配置与边界》课件共89页，您现在浏览的是第7页!有关配置的术语被动/主动

是指FPGA的配置过程是FPGA发起还是配置器件（主 机host）发起，如是FPGA器件发起配置，则为主动， 否则为被动串行/并行

配置数据通过一根数据线传送道到FPGA中为串行，并 行配置一般有8根数据线，速度更快异步/同步 异步配置，没有时钟信号线，同步配置有时钟信号线《FPGA配置与边界》课件共89页，您现在浏览的是第8页!ActiveSerial(AS)主动串行

Configurationwiththeserialconfigurationdevices(EPCS1andEPCS4).用于Cyclone系列器件的配置必须使用ByteBlasterII电缆《FPGA配置与边界》课件共89页，您现在浏览的是第9页!FastPassiveParallel(FPP)快速被动并行

Configurationwithanenhancedconfigurationdeviceorparallelsynchronousmicroprocessorinterfacewhere8bitsofconfigurationdataareloadedoneveryclockcycle.EighttimesfasterthanPPS. 比PPS模式快8倍的配置模式，其他同PPS《FPGA配置与边界》课件共89页，您现在浏览的是第10页!PassiveSerialAsynchronous(PSA)被动串行异步

Configurationwithaserialasynchronousmicroprocessorinterface.

用于微处器配置电路，串行线路《FPGA配置与边界》课件共89页，您现在浏览的是第11页!FPGA配置电路图：Cyclone器件《FPGA配置与边界》课件共89页，您现在浏览的是第12页!调试时的Cyclone器件配置《FPGA配置与边界》课件共89页，您现在浏览的是第13页!ByteBlasterII编程电缆电路《FPGA配置与边界》课件共89页，您现在浏览的是第14页!ByteBlasterMV

编程电缆电路《FPGA配置与边界》课件共89页，您现在浏览的是第15页!ByteBlaster编程电缆电路《FPGA配置与边界》课件共89页，您现在浏览的是第16页!PLD器件中的JTAG技术和ISP技术何为JTAG？何为ISP？《FPGA配置与边界》课件共89页，您现在浏览的是第17页!JTAG：结构定义了一种boundary-scantesting方法，在IC芯片中增加实现这种测试的电路。该方法后来成为IEEE1149.1标准图示：《FPGA配置与边界》课件共89页，您现在浏览的是第18页!JTAG接口的信号定义《FPGA配置与边界》课件共89页，您现在浏览的是第19页!FLEX10K等器件的JTAG电路《FPGA配置与边界》课件共89页，您现在浏览的是第20页!JTAGBST选择命令模式时序TAP控制器的命令模式有：SAMPLE／PRELOAD指令模式EXTEST指令模式BYPASS指令模式IDCODE指令模式USERCODE指令模式《FPGA配置与边界》课件共89页，您现在浏览的是第21页!

Theend.《FPGA配置与边界》课件共89页，您现在浏览的是第22页!Cyclone（飓风）：

返回《FPGA配置与边界》课件共89页，您现在浏览的是第23页!Stratix：返回《FPGA配置与边界》课件共89页，您现在浏览的是第24页!配置EEPROM

返回《FPGA配置与边界》课件共89页，您现在浏览的是第25页!关于Lattice公司Lattice（中文名：莱迪思）是ISP（在线可编程）技术的发明者，ISP技术极大的促进了PLD产品的发展，80年代和90年代初是其黄金时期。Lattice中小规模PLD/FPGA比较有特色，种类齐全，性能不错。99年Lattice收购Vantis（原AMD子公司）,2001年收购Lucent微电子的FPGA部门，是世界第三大可编程逻辑器件供应商。目前Lattice公司在上海设有研发部门。返回《FPGA配置与边界》课件共89页，您现在浏览的是第26页!ISP功能提高设计和应用的灵活性减少对器件的触摸和损伤不计较器件的封装形式允许一般的存储样机制造方便支持生产和测试流程中的修改允许现场硬件升级迅速方便地提升功能未编程前先焊接安装系统内编程--ISP在系统现场重编程修改《FPGA配置与边界》课件共89页，您现在浏览的是第27页!3.7.1CPLD的JTAG方式编程图3-47CPLD编程下载连接图TCK、TDO、TMS、TDI为CPLD的JTAG口对CPLD编程《FPGA配置与边界》课件共89页，您现在浏览的是第28页!

FPGA的配置方案《FPGA配置与边界》课件共89页，您现在浏览的是第29页!

FPGA配置JTAG配置端口FPGAPS配置端口PC机配置适配电路配置器件或配置电路AS配置端口专用FLASH配置器件《FPGA配置与边界》课件共89页，您现在浏览的是第30页!主系统通用10针标准配置/下载接口目标板10针标准配置接口PIN1OTP配置器件插座《FPGA配置与边界》课件共89页，您现在浏览的是第31页!OTP配置器件：EPC1441、EPC1、EPC1213等

方案2:PS端口OTP专用器件配置缺点：1、芯片价格高。2、只能一次编程。3、可配置的FPGA规模小，不能用于SOPC系统配置。4、无法用于实时多任务重配置《FPGA配置与边界》课件共89页，您现在浏览的是第32页!选择GlobalProjectDevice…项

编译前选择配置器件注意，被编译文件的工程名为“DAC”，因此，其配置文件名应该为“DAC.POF”《FPGA配置与边界》课件共89页，您现在浏览的是第33页!

编译！《FPGA配置与边界》课件共89页，您现在浏览的是第34页!器件接插方式进入工程文件夹，选择编程文件选择编程文件双击编程文件后，进入“Filetype”窗，选择文件类型为“POF”：ProgrammingOutputFile《FPGA配置与边界》课件共89页，您现在浏览的是第35页!开始编程《FPGA配置与边界》课件共89页，您现在浏览的是第36页!3.7.4用专用配置器件配置FPGA图3-53EPC2配置FPGA的电路原理图EPC2可以多次重复编程，且是isp方式编程外部上拉电阻1KX5《FPGA配置与边界》课件共89页，您现在浏览的是第37页!

FPGA的ispFLASH配置器件EPC2/4/8/16使用方法《FPGA配置与边界》课件共89页，您现在浏览的是第38页!

编译！《FPGA配置与边界》课件共89页，您现在浏览的是第39页!对EPC2编程文件名编程器件名开始编程《FPGA配置与边界》课件共89页，您现在浏览的是第40页!方案4:AS端口FLASH专用器件配置

PC机Cyclone系列FPGAEPCSX配置芯片ByteBlasterII配置电路配置

编程AS配置端口ByteBlaster(MV)配置电路ByteBlasterII配置电路POF硬件购建配置文件Nios工作软件Nios嵌入式系统缺点：1、只适合于Cyclone系列器件2、无法用于实时多任务重配置《FPGA配置与边界》课件共89页，您现在浏览的是第41页!单片机产生配置时序、读取EPROM中的配置数据EPROM中放置多个不同功能的配置文件对FPGA进行配置《FPGA配置与边界》课件共89页，您现在浏览的是第42页!用89C52进行配置《FPGA配置与边界》课件共89页，您现在浏览的是第43页!PC机选择JTAG下载模式GWAK30Z型适配板掉电配置选择PS下载模式掉电保护配置复位40MHz配置时钟源掉电保护配置器件配置文件ROM配置成功指示《FPGA配置与边界》课件共89页，您现在浏览的是第44页!PC机FPGA应用电路系统CPU/CPLD大容量ROM/EPROM/FLASH芯片FPGA应用电路系统CPU/CPLDRAM方案1方案21、通用编程器2、通用仿真器3、虚拟仪表……《FPGA配置与边界》课件共89页，您现在浏览的是第45页!产生HARDCOPY文件ASIC无缝转化ALTERAHARDCOPYASIC设计流程FPGA硬件系统测试仿真ASIC顶层设计STRATIX系列FPGA《FPGA配置与边界》课件共89页，您现在浏览的是第46页!Altera的CPLD和FPGA的

配置编程过程CPLD器件可独立使用，无需其他编程芯片，直接通过JTAG接口或其他接口进行编程FPGA器件不能独立使用（调试时可以），需要和配置芯片一起使用，在生产时，代码写入配置芯片中，应用时，加电后代码自动从配置芯片写入FPGA中《FPGA配置与边界》课件共89页，您现在浏览的是第47页!通过专用编程器配置《FPGA配置与边界》课件共89页，您现在浏览的是第48页!MAX7128的配置电路图《FPGA配置与边界》课件共89页，您现在浏览的是第49页!Altera公司的FPGA的配置 共有7种模式：PassiveSerial(PS)ActiveSerial(AS)PassiveParallelSynchronous(PPS)FastPassiveParallel(FPP)

PassiveParallelAsynchronous(PPA)PassiveSerialAsynchronous(PSA)JointTestActionGroup(JTAG)JTAG模式 可通过FGPA的MSEL0,MSEL1引脚选择被动/主动串行/并行异步/同步？？？《FPGA配置与边界》课件共89页，您现在浏览的是第50页!PassiveSerial(PS)被动串行可通过一下2种方式配置：theenhancedconfigurationdevices

EPC16,EPC8,andEPC4),EPC2,EPC1,EPC1441

serialsynchronousmicroprocessorinterface：USBBlasterUSBPortDownloadCable,MasterBlasterTMmunicationscable,ByteBlasterTMIIparalleldownloadcableByteBlasterMVTMparallelportdownloadcable.《FPGA配置与边界》课件共89页，您现在浏览的是第51页!PassiveParallelSynchronous(PPS)被动并行同步

Configurationwithaparallelsynchronousmicroprocessorinterface. 用于微处理器对FPGA进行配置，配置为并行传输，同步《FPGA配置与边界》课件共89页，您现在浏览的是第52页!PassiveParallelAsynchronous(PPA)被动并行异步 Configurationwithaparallelasynchronousmicroprocessorinterface.Inthisscheme,themicroprocessortreatsthetargetdeviceasmemory. 用于微处器配置电路《FPGA配置与边界》课件共89页，您现在浏览的是第53页!JointTestActionGroup(JTAG)JTAG模式

ConfigurationthroughtheIEEEStd.1149.1(JTAG)pins.(1)使用JTAG接口配置，调试时最常用的配置方式《FPGA配置与边界》课件共89页，您现在浏览的是第54页!多个Cyclone器件配置《FPGA配置与边界》课件共89页，您现在浏览的是第55页!配置电路的设计问题选择合适的配置模式（PS,JTAG,AS等） 根据FPGA类型，并考虑调试和运行2种状态的配置模式选择配置器件（EPC2,EPS1，MCU等） 根据器件，FPGA类型，芯片的价格等选择一种编程电缆，可自行制作配置电缆电路 根据FPGA类型，一般按：ByteBlasterIIByteBlasterMVByteBlaster的顺序选择。《FPGA配置与边界》课件共89页，您现在浏览的是第56页!ByteBlasterII的10PIN插头定义《FPGA配置与边界》课件共89页，您现在浏览的是第57页!ByteBlasterMV的10PIN插头定义《FPGA配置与边界》课件共89页，您现在浏览的是第58页!ByteBlaster的10PIN插头定义《FPGA配置与边界》课件共89页，您现在浏览的是第59页!JTAG：起源随着IC技术的发展，PCB越来越复杂，尤其是SMD器件(surfacemountpackagingdevice)的大量使用，PCB面积越越小。传统测试方法难以使用externaltestprobes（外部测试探针）“bed-of-nails”testfixtures（针床测试设备）1980年，JTAG（theJointTestActionGroup）组织提出了一种新的测试方案《FPGA配置与边界》课件共89页，您现在浏览的是第60页!

边界扫描数据移位方式《FPGA配置与边界》课件共89页，您现在浏览的是第61页!JTAG：功能有3个功能：内部测试一IC内部的逻辑测试外部测试一IC间相互连接的测试（PCB线路测试）取样测试一IC正常运行时的数据取样测试现在，JTAG电路和接口被广泛用于芯片的代码下载,请看电路图《FPGA配置与边界》课件共89页，您现在浏览的是第62页!JTAGBST系统与与FLEX器件关联结构图《FPGA配置与边界》课件共89页，您现在浏览的是第63页!JTAG:更多内容参见文献：IEEE1149.1(JTAG)Boundary-ScanTestinginAlteraDevices September2000,ver.4.05ApplicationNote39相关器件的datasheet《FPGA配置与边界》课件共89页，您现在浏览的是第64页!MAXII

返回《FPGA配置与边界》课件共89页，您现在浏览的是第65页!CycloneII：返回《FPGA配置与边界》课件共89页，您现在浏览的是第66页!StratixII:返回《FPGA配置与边界》课件共89页，您现在浏览的是第67页!Cyclone专用配置器件

返回《FPGA配置与边界》课件共89页，您现在浏览的是第68页!

CPLD的编程方案PC机JTAG编程端口CPLDPC机isp编程端口CPLD编程适配电路编程适配电路JTAG编程信号：TCK、TDO、TMS、TDI《FPGA配置与边界》课件共89页，您现在浏览的是第69页!此接口既可作编程下载口，也可作JTAG接口ALTERA的ByteBlaster（MV）下载接口《FPGA配置与边界》课件共89页，您现在浏览的是第70页!图3-48多CPLD芯片ISP编程连接方式3.7.1CPLD的ISP方式编程《FPGA配置与边界》课件共89页，您现在浏览的是第71页!FPGA的3种常用的标准下载配置模式1、PassiveSerialMode3、JTAGMode2、ActiveSerialMode《FPGA配置与边界》课件共89页，您现在浏览的是第72页!

FLEX、ACEX、APEX等系列

FPGA器件配置连线图

注意：1、不要忘了将多片配置控制信号nCE引脚接地！2、作为PS配置模式，不要忘了将配置模式控制信号脚MSEL1和

MSEL0都接地！FLEX、ACEX、APEX系列FPGA配置电路

FPGAPassiveSerialConfiguration被动串行配置模式10针标准配置/下载接口通过配置电路后与PC机的并行接口相接对FPGA配置方案1:PS端口直接配置《FPGA配置与边界》课件共89页，您现在浏览的是第73页!多FPGA芯片配置电路3.7.2使用PC并行口配置FPGA《FPGA配置与边界》课件共89页，您现在浏览的是第74页!

FPGA的OTP配置器件使用方法《FPGA配置与边界》课件共89页，您现在浏览的是第75页!对于低芯核电压FPGA（如EP1K30），需选择此项，电路中的配置芯片应该接3.3V工作电压。选择配置芯片的型号为EPC1PC8选择PS模式《FPGA配置与边界》课件共89页，您现在浏览的是第76页!选择配置器件生产商

打开通用编程器编程窗选择器件类型选择器件型号《FPGA配置与边界》课件共89页，您现在浏览的是第77页!编程缓冲器中的DAC.POF文件码注意文件芯片型号是否对！打开编程窗口编程窗《FPGA配置与边界》课件共89页，您现在浏览的是第78页!将编程完毕的配置器件插在相应的电路系统上《FPGA配置与边界》课件共89页，您现在浏览的是第79页!DCLKnCSnINIT_CONFOEDATA

PC机FPGAEPC2配置芯片配置电路和JTAG编程端口DCLKCONF_DONEnCONFIGnSTATUSDATA0TCKTMSTDOTDITCKTMSTDOTDI配置

编程利用FLASH结构的EPC2为FPGA作配置方案3:PS端口E平方专用器件配置缺点：1、芯片价格高。2、可多次编程次数少。3、无法用于实时多任务重配置《FPGA配置与边界》课件共89页，您现在浏览的是第80页!如