数字电子技术基础备课笔记

..数字电子技术基础复习使用教材：数字电子技术基础〔第四版高等教育出版社总学时：68班级：14电子2班[1~2]课时：第一章：逻辑代数基础本章的教学目的与要求：1、了解常用的数制及其转换方法。2、理解常用码制的编码方法。3、理解三种最基本的逻辑关系。4、了解逻代的三条法则。5、掌握逻函的公式化简法和卡诺图化简法。6、深入理解逻辑功能的逻辑函数表达式、真值表、逻辑图、卡诺图四种描述方法,并掌握它们间的转换方法。本章的教学重点：1、逻函的两种化简方法。2、逻辑功能的四种描述方法和转换方式。本阐的教学难点：逻代公式化简法的技巧。1.1概述1.1.1数字量和模拟量模拟量：随时间是连续变化的物理量。特点：具有连续性。表示模拟量的信号叫做模拟信号。工作在模拟信号下的电子电路称为模拟电路。数字量：时间、幅值上不连续的物理量。特点：具有离散性。表示数字量的信号叫做数字信号。工作在数字信号下的电子电路称为数字电路。1.1.2数制和码制一、数制1、十进制<Decimal>①有十个数码：0、1、┅┉9；②逢十进一〔基数为十；③可展开为以10为底的多项式。如：〔48.63＝通式：2、二进制〔Binary>①有两个数码：0、1；②逢二一〔基数为2；③可展为以2为底的多项式。如：式中：2i――称为位权。同理：用同样方法可分析十六进制数,此处不再说明。下面说明十进制与二进制间的对应关系：十进制二进制十进制二进制012345670110111001011101118910111213141510001001101010111100110111101111二、数制转换1、二十方法：按位权展开再求和即可。2、十二整数部分：除2取余法〔19D＝〔10011B19191819844102210演算过程小数部分：乘2取整法例：〔0.625D＝〔0.101B0.6250.625×21.25×20.5×21.03、二十六方法：从小数点开始左右四位一组,然后按二、十进制的对应关系直接写出即可。如：〔110110010.11011B＝〔1B2.D8H二、码制用不同的数码表示不同事物的方法,就称为编码。为便于记忆和处理,在编码时必须遵循一定的规则,这些规则就称为码制。例如,一位十进制数0~9十个数码,用四位二进制数表示时,其代码称为二——十进制代码,简称BCD代码BCD代码有多种不同的码制：8421BCD码、2421BCD码、余3码等,十进制8421码2421码〔A2421码〔B5211码余3码余3循环码0000000000000000000110010100010001000100010100011020010001000100010010101113001100110011010101100101401000100010001110111010050101010110111000100011006011001101100100110011101701110111110111001010111181000111011101101101111109100111111111111111001010权8421242124215211[3~4]课时：1.2逻辑代数中的三种基本运算▲逻辑代数<布尔代数>用来解决数字逻辑电路的分析与设计问题。▲0、1的含义在逻辑代数及逻辑电路中,0和1已不再具有值的概念。仅是借来表示事物的两种状态或电路的两种逻辑状态而已。如：真－1合－1高－1取值；开关；电平。假－0分－0低－0▲参与逻辑运算的变量叫逻辑变量,用字母A,B……表示。每个变量的取值非0即1。逻辑变量的运算结果用逻辑函数来表示,其取值也为0和1。一、与逻辑运算1、与逻辑定义某一事件能否发生,有若干个条件。当所有条件都满足时,事件才能发生。只要一个或一个以上的条件不满足,事件就不发生,这种决定事件的因果关系"与逻辑关系"。2、与逻辑真值表3、与逻辑函数式4、与逻辑符号ABY00110110001Y＝A•B&&ABY5、与逻辑运算0•0=00•1=01•0=01•1=1二、或逻辑运算1、或逻辑定义某一事件能否发生,有若干个条件。只要一个或一个以上的条件满足,事件就能发生；只有当所有条件都不满足时,事件就不发生,这种决定事件的因果关系"或逻辑关系"。2、或逻辑真值表3、或逻辑函数式4、或逻辑符号ABY000110110111Y=A+B≥≥1ABY5、或逻辑运算0+0=0；0+1=1；1+0=1；1+1=1三、非运算1、非逻辑定义条件具备时,事件不能发生；条件不具备时事件一定发生。这种决定事件的因果关系称为"非逻辑关系"。2、非逻辑真值表3、非逻辑函数式4、非逻辑符号AY0110Y＝A1Y＝A1AY0=11=050=11=0四、几种最常见的复合逻辑运算1、与非2、或非ABY000110111110ABY000110111000Y＝A＋B&AY＝A＋B&ABYY＝AB≥≥1ABY3、与或非ABCDY00000011110011111000＆＆≥1ABCDY1.3逻辑代数的基本公式和常用公式1.3.1基本公式一、变量与常量的运算A0＝0；A＋0＝A；A1＝A；A＋1＝1。二、交换律、结合律、分配律A＋B＝B＋A；AB＝BA。〔A＋B＋C＝A＋〔B＋C；〔ABC＝A〔BC。A〔B＋C＝AB＋AC；A＋BC＝〔A＋B〔A＋C三、一些特殊定律重叠律：A＋A＝A；AA＝A。反转律：互补律：反演律：1.3.2常用公式吸收律：A＋AB＝AABAB归纳法A＋AB归纳法0001101100010011演绎法演绎法证：左边＝＝右边冗余律：下面证明两个常用的等式：证：右边＝＝＝左边＝1――异或函数。＝1⊙B――同或函数。＝＝＝1或证：右边＝左边。[5~6]课时：1.4、逻辑代数的基本定理1.4.1代入定理在逻辑代数中,如将等式两边相同变量都代之以另一逻函,则等式依然成立。如：则：1.4.2反演定理将逻函中的"+"变"＊","＊"变"+"；"0"变"1","1"变"0"；原变量变反变量,反变量变原变量,所得新式即为原函数的反函数。如：则：或1.4.3对偶定理将逻函中的"+"变"＊","＊"变"+"；"0"变"1","1"变"0"；变量不变,所得新式即为原函数的对偶式。如：则：1.5逻辑功能的描述方法逻辑函数表达式逻函是以表达式的形式反应逻辑功能。1.5.2真值表上述逻函的真值表如右表所示。真值表是以表格的形式反应逻辑功能。ABCY000001010011100101110111000001111.5.3逻辑图以逻辑符号的形式反应逻辑功能。与上述逻函对应的逻辑电路如下逻辑功能还有其它描述方法。111＆＆＆≥1YABC1.5.4各种逻辑功能描述方法间的转换关系逻函真值表逻函真值表逻辑图例：已知逻辑图,求其真值表。&&&&&&ABY解：先由逻辑图写出逻函表达式,再将逻函表达式化为与或式并以此列出真值表。ABY0001101101101.6逻函的公式化简法1.6.1化简的意义1111&&≥1BACY――与或表达式――与非与非表达式――与或非表达式――或与表达式――或非或非表达式可见,同一逻函可以有多种表达方式,自然对应有不同的实现电路。那么哪种实现电路的方案最简单呢？因此,化简就成为最重要、最有实际意义的问题了。1.6.2化简的原则1、表达式中乘积项最少〔所用的门最少；2、乘积项中的因子最少〔门的输入端数最少；3、化为要求的表达形式〔便于用不同的门来实现。[7~8]课时：1.6.3公式化简法例1：例2：例3：1.7逻函的卡诺图化简法公式化简法建立在基本公式和常用公式的基础之上,化简方便快捷,但是它依赖于人们对公式的熟练掌握程度、经验和技巧,有时化简结果是否为最简还心中无数,而卡诺图化简法具有规律性,易于把握。1.7.1逻函的标准形式逻函有两种标准表达形式,即最小项和最大项表达形式,这里主要介绍最小项表达形式。一、最小项定义：设某逻函有ｎ个变量,ｍ是ｎ个变量的一个乘积项,若ｍ中每个变量以原变量或反变量的形式出现一次且只出现一次,则ｍ称为这个逻函的一个最小项。是不是如：是不是ABCABC最小项编号000001010011100101110111ｍ0ｍ1ｍ2ｍ3ｍ4ｍ5ｍ6ｍ71、最小项性质①、ｎ个变量必有且仅有2ｎ最小项约定：原变量用"1"表示；反变量用"0"表示。注：用编号表示最小项时,变量数不同,相同编号所对应的最小项名也不同。如,ｍ6：对三变量逻函为：对四变量逻函为：②、所有最小项之和恒等于1根据这一性质知,逻函一般不会包含所有最小项。2、最小项的求法ABCYABCY00000101001110010111011100010111注：●逻函的最小项表达形式是唯一的。●在真值表中,逻函所包含的最小项恰是逻函取值为"1"所对应的项,如：二、最大项——自学1.7.2逻函的卡诺图表示法一、逻辑相邻项定义：在逻函的两个最小项中,只有一个变量因互补而不同外,其余变量完全相同。如：。显然,在真值表中,几何相邻的两个最小项未必满足逻辑相邻。那么,能否将真值表中的最小项重新排列从而使得几何相邻必逻辑相邻呢？答案是：能,那就是真值表！ABCABCABCABCABCABCABCABCABCAAｍ0ｍ4ｍ3ｍ2ｍ1ｍ7ｍ6BCBCBCBC0100011110ｍ5ABC二变量：00101ABABCDABCD0001111000011110二、相邻项的合并规则两个相邻项合并可消去一个变量,如：四个相邻项合并可消去两个变量,如：八个相邻项合并可消去三个变量,如：同理：十六个相邻项合并可湔去四个变量；以此类推。[9~10]课时：1.7.3逻函的卡诺图化简法化简原则：●被圈最小项数应等于2ｎ个；卡诺圈应为矩形且能大不小；最小项可被重复圈但不能遗漏；●每圈至少应包含有一个新有最小项。例1：Y＝Σｍ〔0,1,3,7＝Y00011110Y0001111001ABC1111Y0001111000011110Y0001111000011110ABCD11111或：11111111Y0001111000011110ABCD例3：11111111Y0001111000011110ABCD例4：Y=Σm<1,2,3,4,5,6,7,8,9,10,11,12,13,14>Y00011110Y0001111000011110ABCD100111111111111圈"0"法：依据：∵Y+＝1,即〔Y+包含所有最小项,∴未被Y包含的最小项必被所包含；又∵Y＝1时,＝0,∴＝Σｍ〔0,15,此例说明：卡诺图不仅可以化简逻函,还可以转换表达形式。1.8约束逻函的化简法1.8.1约束项和约束条件在8421BCD码中,m10~m15这六个最小项是不允许出现的,我们把它们称之为约束项〔无关项、任意项。Σｍ〔10,11,12,13,14,15＝0——称为约束条件。1.8.2约束逻函的化简例：设A、B、C、D为一位8421BCD码,当C、D两变量取值相反时,函数值取值为1,否则取值为0,试写出逻函的最简表达式。ABCDY00000001001000110100010101100111100010010110011001解：先列出该逻辑问题的真值表：YY0001111000011110ABCD11111若不利用约束项,则化简结果为：[11~12]课时：第二章：门电路本章的教学目的与要求：1、了解二、三极管的静态开关特性；2、理解TTL门电路的工作原理和特性曲线；3、掌握TTL门电路的性能参数；4、了解CMOS与非门的工作原理,理解其性能参数；5、理解OC、TS门的作用和特点。本章的教学重点：TTL门电路的性能参数及使用方法。本章的教学难点：TTL门电路的原理及特性分析。2.1概述一、门电路用以实现基本逻辑运算和复合逻辑运算的单元电路统称为门电路。二、正、负逻辑正逻辑正逻辑负逻辑01012.2二、三极管的开关特性2.2.1二极管的开关特性截止－＋截止－＋断开＋－导通闭合＋U2－＋U1－SRD2.2.2三极管的开关特性VOVO/V0t/msVi/V0t/ms截止区放大区饱和区VOVｉVCCRCRｂVT相当于截止区：Iｂ＝Iｃ＝0,Vｃｅ＝Vｃｃ相当于相当于相当于饱和区：Iｃ＝Vｃｃ/<βRc>=Ics,Vｃｃ＝0V2.3最简单的与、或、非门电路2.3.1二极管与门0.7V0.7V5VRABYD2D10V3V3.7VABY0V0V0V3V3V0V3V3V0V0V0V3VABY000110110001高电平—"1"约定：电平低电平—"0"Y=A·B—与逻辑功能。二极管或门YYABRD1D20V3V0V2.3VABY000110110111VVEE<-8V>R210kVCC<5V>AYR13.3kRC1kTβ=200V5V5V0VY=A+B—或逻辑功能。2.3.3三极管非门AY0110当ｖｉ＝0V时。所以VT截止,IC=0,VO=5V。当Vi=5V时设：T导通,则：VBE＝0.7V,所以,,。又因为IB＞IBS,所以T饱和导通,ｖｏ＝0V。[13~14]课时：2.4TTL门电路R2R21.6ｋR14ｋR31ｋR4130D1T1D2T2T3T4AVCC〔5VY一、电路结构及工作原理0.2V0.2V3.4V1、输入A＝0.2V〔VILT1导通,VB1＝0.9V,T2、T4截止,IB1＝<VCC－VB1>/R1=1.025ｍA。T1深度饱和,Y〔输出＝VCC－VR2－VBE3－VD2＝3.4V＝VOH。2、输入A＝3.4V〔VOHT1集电结导通、T2、T4饱和,VB1＝2.1V,T1发射结反偏,VE2＝VB1－VBC1－VBES2＝2.1V－0.7V－0.7V＝0.7V,VC2＝VE3＋VCES2＝0.7V＋0.2V＝0.9V,所以T3、D2截止,VO＝0.2V。0VO/VV0VO/VVI/V3.4VABCDVTH115VVV＋－VTH—称为阈电压或门槛电压,约为1.4V。VLVL〔ｍａｘVL〔ｍｉｎVLN〔0.2VVH〔ｍｉｎVH〔ｍａｘVHN〔3V通常,很难保证输入、输出电平在正常值上始终不变,VOH〔ｍｉｎ＝2.4V；VOL〔ｍａｘ＝0.4V。然后根据电压传输特性曲线由：VOH〔ｍｉｎVIL〔ｍａｘ；VOL〔ｍａｘVIH〔ｍｉｎ。一般大约：VIL〔ｍａｘ＝0.8V；0VO/V0VO/VVI/V3.4VABCDVOH〔ｍｉｎVIH〔ｍｉｎVIL〔ｍａｘVOL〔ｍａｘVOL〔ｍａｘVOH〔ｍｉｎ11VOVI1定义：VNL＝VIL〔ｍａｘ－VOL〔ｍａｘ＝0.8V－0.4V＝0.4V；VNH＝VOH〔ｍｉｎ－VIH〔ｍｉｎ＝2.4V－2.0V＝0.4V。噪声容限反应了门电路的抗干扰能力。TTL反相器输入、输出特性vI/VｉI/ｍvI/VｉI/ｍA0IISIIH〔＜0.04mA1.4V5VR1T1VBE2VBE41＋－ｖIｉI5VIIS—称为输入短路电流；IIH—称为高电平输入电流。ｉLｖO5VｉLｖO5V1RL高电平输出特性5VR5VR2T3ｖOHD2R4RLｉLｉL/ｍAｖOH/V05ｍA74系列门电路输出高电平时的ｉL不能超过0.4ｍA。5VR5VRLT4ｖOLR3ｉLｉｉL/ｍAｖOH/V00.2V16ｍA[15~16]课时：11111ｉLVOHIIHVOLｉLIIS扇出系数NO输出高电平时的NO：NOH=IOH<max>/IIH=0.4/0.04=10。输出低电平时的NOL：NOL=IOL<max>/IIS=16/1=16。输入端负载特性ｖI＝ｆ〔RI5VR5VR1T1VBE2VBE4RI1VｖIRI5VRRL/ｋΩｖI/V01.4ｖI＝<VCC－VBE1>RI/<RI+R1>=<5－0.7>RI/<RI+4>=4.3RI/<RI+4>2.4.3TTL反相器动态特性――自学其它类型的TTL电路一、与非门、或非门、与或非门等&≥1&≥1≥1&二、OC<OpenCollectorGate>门和TS<Three-StateOutput>门VOLVOLVOHR4D2T3T45V过电流R4D2T3T45VOC门RR2R1R3T2T4BVCCYA&&&&&&&&1&m个门n个输入端RLVCC线与VOHVOHVOHIOHILMIOHIIHILIILVOLRL――称上拉电阻。式中：IOH――输出三极管截止时的漏电流；ILM――输出三极管允许的最大电流；m’――负载门的个数,若负载门输入端为或运算,则m’应为输入端数。2、TS门当EN=1时：当EN=0时：T3、T4均截止,输出呈高阻态<禁态>。RR2R1R3D1T1D2T2R4T3T4BVCCENAP11Y高电平有效：&&ENBAY低电平有效：&&ENBAY虽然OC门和TS门都能实现线与,但OC门的优势在于通过外接不同的电源电压可获得不同的输出高电平；而TS门的优势在于可方便地构成总线结构。如：单总线：双总线：ENENENEN&AY&B&Z&ENENZEN&&＆&BYA以下电路仅作扼要介绍。2.4.5改进型TTL电路74H系列、74S系列、74LS系列等。2.5其它类型的双极型数字集成电路ECL电路、I2L电路。[17~18]课时：2.6CMOS门电路2.6.1CMOS反相器1、电路结构及工作原理设：VDD>VTH1+｜VTH2｜,且VIL=0V,VIH=VDD。则：输入与输出间为非逻辑关系。VVOVIVDDT1T2VDDVDDVDD/2iDVIVTH1VTH2000VDDVDDVDD/2VDD/2VIVODCBA2.6.2CMOS反相器的输入、输出特性VOVOVIVDDT2T1D2DIRSVIiI0VDD+0.7V-0.7VVVDDT2RLiD2iOLVIH=VDDVOLVVOLiOL0VDD=5V10V15V2.6.3CMOS与非门BBAYVDDT4T3T2T12.6.4CMOS传输门和双向开关CCCCVDDO/II/OT2T1VIt010V3V7VT1导通T2导通设：传输信号电压为10V,C=10V,C=0V,VTH1=｜VTH2｜=3V。TGTGC1O/II/OSWSWCI/OO/I[19~20]课时：第三章：组合逻辑电路本章的教学目的与要求：1、理解编码器、译码器、数据选择器、加法器等常用组合逻辑电路的工作原理,掌握它们的使用方法；2、掌握组合逻辑电路的分析方法,理解组合逻辑电路的设计方法；3、了解常用显示器的工作原理；4、会用中规模集成电路实现逻函；5、了解组合逻辑电路中的竞争冒险现象。本章的教学重点：1、掌握组合逻辑电路的分析方法；2、会用中规模集成电路实现逻函。本章的教学难点：集成电路各控制端的作用及使用方法。3.1概述组合逻辑电路数字电路时序逻辑电路组合逻辑电路的特点：功能特点：任意时刻的输出信号只与此时刻的输入信号有关,而与信号作用前电路的输出状态无关。电路特点：不包含有记忆功能的单元电路,也没有反馈电路。组合逻辑电路的分析方法和设计方法3.2.1组合逻辑电路的分析方法已知逻辑电路分析逻辑功能分析步骤：►由逻辑电路写出逻函表达式；►化简逻函并变换为与或式；►列真值表,判断其功能。例：试分析图示电路的逻辑功能。解：&&≥1&CABCYABCY00000101001110010111011110000001功能：☞检测三位二进制码是否相同；☞检测三台设备的工作状态是否相同；☞检测三个输入信号是否相同。3.2.2组合逻辑电路的设计方法已知逻辑功能设计实现电路设计步骤：►分析逻辑功能确定输入变量、输出函数；►列真值表；►写出逻函表达式并化简为适当的形式；►画出逻辑图并选择适当的器件实现逻函。例：电路设计一三人表决电路。=1,同意；解：设：分别用A、B、C代表三的意见,取值Y代表表决结果,=0,不同意。ABCY000001010011100101110111000101111,通过；Y=0,未通过。&&&&&CBAY3.3几种常用的组合逻辑电路3.3.1编码器编码：用文字、符号、数字表示特定对象的过程。如号码、运动员编号、姓名等均属编码。特指：把输入的每一个高低电平信号编成一个对应的二进制代码的电路。普通编码器3位二进制编码器<8线—3线编码器>：33位二进制编码器Y2Y1Y0I7I1I0000000001111100000000100000000000001Y0Y2Y3I0I1I2I3I4I5I6I7♥任一时刻仅允许有一个输入端为高电平<有效>—约束。由真值表写出逻函表达式并利用约束项化简可得：≥1≥1≥1≥1I7I6I5I4Y2I3I1I2Y1Y0[21~22]课时：二、优先编码器特点：允许多个输入信号同时有效,但只对优先权最高的一个输入信号进行编码。☺8线—3线编码器74LS148：电路见P141：F3.3.3。输入：,低电平有效；输出：,低电平有效。由电路易得：0,编码器工作；—称为选通输入端,＝；低电平有效。编码器不工作。0,表示编码器工作且无信号输入；—称为选通输出端,低电平有效：＝编码器工作且有输入信号。—称为扩展输出端,低电平有效。=0,表示,编码器工作且有输入信号。逻辑符号：YY2Y1Y0YSYEX74LS148SI0I1I2I3I4I5I6I7用二片74LS148扩展为16线—4线编码器：Y2Y2Y1Y0YSYEX74LS148SI0I1I2I3I4I5I6I7Y2Y1Y0YSYEX74LS148SI0I1I2I3I4I5I6I7A15A14Z1A8A3Z2Z3&&Z0A12A13A9A10A11A7A6A5A4A2A1A0&&☺10线—4线<8421BCD码>编码器74LS147电路见P144F3.3.5：输入：,代表0~9十个数码；输出：,代表一位8421BCD码。集成3线—8线译码器74LS138,电路见P146、F3.3.8。由电路易得：。—称为译码控制端<使能端>。S＝0,不工作；S＝1,工作。S1A2A1A0011110000000011111111111111111011111110111111111110AA2A1A074138A2A1A2A1A0A2A1A05VD3D2D1D07413874138BCD码<4线—10线>译码器8421BCD码译码器74LS42：A3A2A1A0：输入,表示8421BCD码；：代表0~9十个数码。AA3A2A1A07442[23~24]课时：显示译码发光二极管LED；常见的显示器babacdefgD.P七段字符显示器<数码管>ababgD.PabgD.PBCD—七段显示译码器据8421BCD码和数码管工作原理可列出真值表：A3A2A1A0YaYbYcYdYeYfYg0000000100100011100111111100110000110110111110011110011由真值表可求出各输出端逻函表达式,如：YYａ0001111000011110A3A2A1A001110111110011000010011000100110同理可得：,,。据此,可画出逻辑电路图。♣集成BCD码—七段显示译码器7448：74487448A3A2A1A0电路由两部分组成：译码部分；控制部分。▶灯测试输入信号：输入,用以检查数码管的好坏。=0,七段全亮；＝1,电路正常译码。▶灭零输入信号：输入,当=0时,若输入A3A2A1A0=0000,则七段全灭,不显示；若A3A2A1A0≠0000,则照常显示。▶灭零输出信号：输出,当芯片本身处于灭零状态<即=0且A3A2A1A0=0000>时,=0,否则=1。利用、信号,在多位显示系统中可以熄灭多余的零,如：003.8010,RBIRBORBIRBORBORBIRBIRBORBORBIRBORBIRBORBIRBIRBORBIRBORBORBIRBIRBORBORBIRBORBIRBORBI5V3.3.3数据选择器A1A0Y00011011D0D1D2D3D1D1D0D2D3YSA1A0二、集成数据选择器▲双四选一数据选择器74LS153：两个数据选择器公用地址输入端和电源。Y1Y2A174LS153A0D10D11D12D13S1D20D21D22D23S2&&1&&&1≥1A1A0D1D0D2D3Y[25~26]课时：DISYDISYA2INHCC4512A1D0D1D2D3D4D5D6D7A0功能表为：功能011正常工作Y＝0〔不工作输出高阻态3.3.4加法器1101+1011101+10111110010此例说明：只有最低位为两个数码相加,其余各位都有可能是三个数码。加得的结果必须用二位数来表示,一位反应本位和,一位反应进位。一、1位加法器♦半加器ABSCO0001101101100001A∑A∑SBCO=1＆ASCOB♦全加器ABCISCO0000010100111001011101110010100110010111SS∑COABCI二、多位加法器串行进位：CCO∑SABCICO∑SABCICO∑SABCIS1S0C0S2A1A0A2B1B0B23.3.5数值比较器一、1位数值比较器ABY<A<B>Y<A=B>Y<A>B>00011011010100001010≥≥1&1&1Y<A<B>Y<A>B>Y<A=B>AB二、多位数值比较器A=A3A=A3A2A1A0B=B3B2B1B0①②③④A3A3B3A3B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3B3A2B2A2B2A2=B2A2=B2A2=B2A2=B2A2=B2A2B2A1B1A1B1A1=B1A1=B1A1=B1A1B1100001100001100001100001010A0B0A0B0A0=B0Y<A<B>Y<A=B>Y<A>B>A0B0[27~28]课时：3.3.6用集成器件设计组合逻辑电路一、用译码器设计例1：用74LS138实现下列一组逻函解：先将逻函表达为最小项形式：Z1＝ｍ4+ｍ6+ｍ3+ｍ5Z2＝ｍ3+ｍ7+ｍ1Z3＝ｍ2+ｍ3+ｍ5由74LS138知,在译码状态下有：,,…。Y0Y0Y1Y2Y3Y4Y5Y6Y774LS138S1S2S3A2A1A0&&&Z2Z1Z3ABC10,,。二、用数据选择器设计一般说来,4选1数选器可实现3变量以下的逻函,8选1数选器可实现4变量以下逻函,在允许添加门电路时,可实现任一逻函。例2：用4选1实现解：四选一：若令A1=A,A0=B,Y=Z,则通过比较对应项可得：D0=C,D1=1,D2=,D3=0。ABABZA1YA0D0D1D2D3SCC100例3：用8选1实现逻函解：若令A2=A,A1=B,A0=C,Y=Z,则：DISDISYA2INHCC4512A1D0D1D2D3D4D5D6D7A0ABC00ZD&01E3.4组合逻辑电路中的竞争—冒险现象1&1&&&BACYG1G2G3G4Y1Y2BB、C1AAY1Y2tpd2tpd1Y原因分析：当B＝C＝1时,Y＝应恒等于1但由于存在延迟时间tpd,使得G2、G3的输入信号不同时改变,导致G4输入信号也不同时改变,遭成G4的输出产生不应出现的负脉冲,该负脉冲对后续电路将产生造成干扰。称：—0型冒险。1B1BACYG1G2G3G4Y1Y2≥1≥1≥1BB、C0AAY1Y2tpd2tpd1Y当B＝C＝0时,Y＝应恒等于0,但考虑tpd后,输出端出现了正的干扰脉冲。称：—1型冒险。♥判断方法：当其它变量取常值时,若逻函能化为、形式,则存在竞争冒险现象。♥消除方法：♩在电路输出端接入滤波电容。♪在电路输入端加选通脉冲。♫在逻函中增加冗余项。[29~30]课时：第四章：触发器本章的教学目的要求：1、理解基本RS、同步RS、主从、维持阻塞触发器的工作原理及动作特点；2、掌握RS、JK、D、T、T,触发器的逻辑功能；3、掌握触发器逻辑功能的描述方法及其内在联系；4、了解触发器的结构与功能之间的关系。本章的教学重点：1、触发器的逻辑功能；2、触发器逻辑功能的描述方法。本章的教学重点：主从型、维持阻塞型触发器的工作原理。4.1概述具有记忆功能的逻辑单元称为触发器。触发器是构成时序电路的基本单元。特点：☞具有两个稳定的状态"0"和"1"；☞根据需要可以置"0"、置"1"。分类：RS基本RSJK同步RS功能D；结构主从型。T边沿型T’&&&&RDSDQQ基本RS触发器一、电路结构•两与非门交叉耦合而成。•两输入端RD、SD,两互补输出端Q、。•用Q端的状态表示触发器的状态。QｎQｎ＋1功能110101维持01010置010011置100011*约束二、工作原理▶真值表—直接复位端。—直接置位端。≥1≥1≥1QQSDRD或非门QQSQQSDRD状态不定▶动作特点输入信号时刻决定着输出状态。▶逻辑符号QQQRDSDQQRDSD与非门或非门三、优缺点•结构简单。•输入信号存在约束。&RS&RSQQ&&&CPRDSD同步RS触发器一、电路结构由基本RS触发器和导引门组成。二、工作原理CPRDSDQｎQｎ＋1功能000101Qｎ＋1＝Qｎ01011Qｎ＋1＝110010Qｎ＋1＝011011＊约束▶动作特点在CP＝0时,不接收输入信号,在CP＝1时才输入信号决定触发器的翻转方向〔状态,时钟脉冲决定触发器的翻转时刻,这是所有具有CP的触发器的共同特点。▶时序图RCPRCPSQ干扰错误QQQQRScp∧三、缺点♪输入仍有约束♫抗干扰能力差四、触发器逻辑功能的描述方法♥真值表♥特性方程♥时序图♥状态转换图QQｎ＋10001111001RSQｎ111001R=S=0R=0,S=1R=1,S=0R=0S=[31~32]课时：主从型触发器一、主从RS触发器1CP1CP&&&&RS&&&&QQ由两个同步RS触发器串接和一个电子开关组成。2、工作原理cpcpRSQnQn+100001101011100011101*1▶动作特点输入信号分两步走,在CP＝1时将输入信号接收到主触发器中,在CP＝0时再将输入信号存入到从触发器内。▶时序图CPCPRSQ’Q干扰,波形会怎样？1R1R1SC1QQRSCP∧3、优缺点•输入信号约束。•易受干扰。二、主从JK触发器1、电路结构在主从RS触发器的基础上增加两根反馈线就构成了主从JK触发器。cpJcpJKQnQn+10000110100110011110101功能Qｎ＋1＝QｎQｎ＋1＝1Qｎ＋1＝0Qｎ＋1＝Qｎ1CP&&&&KJ&&&&QQ因为与主从RS基本相同,所以仅分析J=K=1,Q=0这一种情况。J≠KQn+1=J规律J=K=0维持J=KJ=K=1计数▶特性方程▶时序图QQKCPJ对输出状态有无影响？▶动作特点在CP=1期间,要求输入信号应稳定不变,否则有可能导致触发器误动作。▶逻辑符号QQRdK1K2K3CP1JC11K＆＆J1J2J3Sd∧1J1KC1QQJKCPRdSd∧多输入：3、优缺点•功能最强。•易受干扰。[33~34]课时：边沿型触发器COMS传输门边沿型触发器TG11TG11TG3TG2TG4111DCPCPCPCPCPCPCPCPQQCPCPDQn+1Qn001101010011▶动作特点仅在CP由0→1的瞬间接收输入信号,其它时间输入信号的变化对触发器状态无影响。▶优缺点•抗干扰能力强,可靠性高。•功能简单。&&&&&&&&4321DCPQQ1、电路结构由基本RS触发器和维持阻塞电路组成。①—置"0"维持线；②—置"1"阻塞线③—置"0"阻塞线；④—置"1"维持线2、工作原理CPDCPDQn+1Qn000000111111▶特性方程QCPDQCPD误动作否？▶动作特点在CP由0→1时,触发器按输入信号改变状态,在CP=1期间,即使输入信号改变,由于维持阻塞的作用,触发器的状态也不会改变,从而有效地提高了工作的可靠性。QQDQQDcp∧T及T‘触发器T：T=0时,维持；T=1时,计数。T’：仅有计数功能。4.3触发器的电路结构和逻辑功能间的关系触发器的逻辑功能和触发器的电路结构之间没有必然的联系,同一种逻辑功能的触发器可以由不同的电路结构类型,同一种电路结构的触发器可以做成不同的逻辑功能。例1：画出图P4.2由或非门组成的基本RS触发器输出端Q、Q的电压波形,输入端SD、RD的电压波形如图中所示。例2：若主从结构JK触发器CP、、J、K端的电压波形如图P4.10所示,试画出Q、端对应的电压波形。[35~36]课时：时序逻辑电路本章的教学的目的与要求：1、理解寄存器、计数器的工作原理和应用；2、掌握集成时序电路的使用方法,并学会用集成计数器设计N进制计数器；3、掌握时序逻辑电路的一般分析方法；4、理解时序逻辑电路逻辑功能的描述方法；5、了解时序逻辑电路的设计方法；6、了解时时序电路的特点。本章的教学重点：1、时序电路的一般分析方法；2、集成时序电路的使用方法及应用。本章的教学难点：时序电路的设计。5.1概述时序逻辑电路的特点功能特点任一时刻的输出信号不仅取决于此时刻的输入信号,而且取决于上一个时刻的输出状态。2、电路特点包含组合逻辑电路、存储电路及反馈电路。反馈电路将存储电路的输出状态反馈到组合逻辑电路的输入端,与输入信号一起共同决定电路的输出。5.2时序逻辑电路的分析方法5.2.1同步时序电路的分析方法步骤：1.由逻辑电路写出各触发器的驱动方程；2.由驱动方程和特性方程求次态方程<状态方程>；3.由电路写输出方程；4.由次态方程、输出方程画出状态转换表或状态转换图；5.判断逻辑功能。Q2Q2Q1Q0Y1JQ1KQ>C11JQ1KQ>C11JQ1KQ>C1＆&1&CP解：分析图示电路的逻辑功能。K0=1K0=1∴次态方程为：输出方程：。状态转换图：Q2Q2Q1Q0Y000000100100011010001010111111015.2.2时序电路逻辑功能的描述一、状态转换图据次态方程和输出方程由电路原态求出电路次态。cpQcpQ2Q1Q0三、状态转换表5.2.3异步时序电路的分析方法本内容归放到异步计数器一节中介绍5.3若干常用的时序逻辑电路5.3.1寄存器数码寄存器；移位寄存器一、数码寄存器QQ1DQQ1Dc1QQ1Dc1QQ1Dc1QQ1Dc11cpRDQ3Q2Q1Q0D3D2D1D0并行输出并行输入<清0端><寄存指令>∧∧∧∧LDALDALDB00010011保持功能接收输入数据ENAENB功能0011允许输出禁止输出<高阻态>D3~D0:并行数据输入端；Q3~Q0：并行三态输出端；：直接置位端；、：输出控制端；LDA、LDB：数据输入控制端。[37~38]课时：二、移位寄存器▶右移移位寄存器QQQ1Dc1QQ1Dc1QQ1Dc1QQ1Dc1cpQ3Q2Q1Q0DiR串出<右移串入><移位指令>∧∧∧∧▶左移移位寄存器QQQ1Dc1QQ1Dc1QQ1Dc1QQ1Dc1cpQ3Q2Q1Q0DIL串出<右移串入><移位指令>∧∧∧∧QQQQ1DC1QQ1DC1QQ1DC1右左∧∧∧74LS194A：S1、S0—方式控制：SS1S000011011功能保持右移左移并行输入5.3.2计数器计数器就是每输入一个脉冲电路的状态改变一次,因此计数器不但可以对输入脉冲进行计数,还可以用于分频、定时、产生节拍脉冲等待。同步加法二进制工作方式；计数方式；计数体制十进制。异步减法n进制一、同步计数器1、同步二进制计数器1JQ1K1JQ1KQ>C11JQ1KQ>C11JQ1KQ>C1＆＆1JQ1KQ>C1＆＆&CPQ3Q2Q1Q0C驱动方程：状态方程：输出方程：状态转换图：0000000000000100010000110010001000010010001110101001100101001011011000110101110011111时序图：CPCPQ2Q1Q0Q3f1/2f1/16fC[39~40]课时：☞4位同步二进制加法计数器74161：—异步清零端。＝0,清零,不计数；＝1,正常计数。Q3Q2Q1Q0CRDLD74161EPD3D2D1D0ETCP∧D3~D0：预置数输入端；000000011111…—预置数控制端<同步方式>。＝0,接收预置数,即Q3~Q0=D3~D0；＝1,不接收预置数,计数器正常计数。000000011111…利用这一功能,可使计数器的初态设定为任意值,如,计数器复位后状态转换图为：若要求状态转换图为：011001100111…1111则可让D3~D0=0110,并令=0,在下一个CP脉冲作用下,0110被装入计数器,然后再让=1,于是计数器则按要求的状态进行。EPET01EPET01011控制功能保持保持并使C=0计数▶减法1JQ1JQ1KQ>C11JQ1KQ>C11JQ1KQ>C1＆＆1JQ1KQ>C1＆＆&CPQ3Q2Q1Q0B00000001000000011111100…Q3Q3Q2Q1Q0C/BSLD74191U/DD3D2D1D0∧CP1CP0▷单时钟十六进制加/减计数器74LS191：：使能端：加减控制端,=0,加法；=1,减法。Q3Q2Q1Q0COBOLDQ3Q2Q1Q0COBOLD74193RDD3D2D1D0∧CPUCPD∧注：异步预置数方式。▷双时钟同步十六进制可逆计数器74LS193：CPU：加计数脉冲输入端;CPD:减计数脉冲输入端。异步方式接收预置数。2、同步十进制计数器▶加法QQ1JCP1K∧QQ1JCP1K∧QQ1JCP1K∧QQ1JCP1K∧&≥1&&&Q2Q1Q0Q3CCP驱动方程：次态方程：输出方程：状态转换图：000000000000100010000110010000110001110100001001111100111111101111000010101011110100[41~42]课时：▷同步十进制加法计数器74LS160：具有异步清零、同步预置数、保持等功能。Q3Q2Q1Q0CRDLD74160EPD3D2D1D0ETCP∧▶减法QQ1JCP1K∧QQ1JCP1K∧QQ1JCP1K∧QQ1JCP1K∧&&&Q2Q1Q0Q3BCP&&驱动方程：次态方程：输出方程：000010000110010100000111001100010100100000110001100010000010111101110011010110001011010100Q3QQ3Q2Q1Q0C/BSLD74190U/DD3D2D1D0∧CP1CP0具有加、减计数、保持、同步预置数等功能。与二进制可逆计数器一样,十进制可逆计数器也有双时钟的,如：74LS192、CC40192等。二、异步计数器1、异步二进制计数器1JQ1JQ1KQ>C11JQ1KQ>C11JQ1KQ>C1CPQ0Q2Q1减通道0000010000010100111001011101112、异步十进制计数器1JQ1JQ1KQ>C11JQ1KQ>C11JQ1KQ>C1J1JQ1KQ>C1＆CPQ2Q0Q1Q3驱动方程：状态方程：时钟方程：状态转换图：00000000000100100011010001010110011110001001101010111100110111101111[43~44]课时：3、二—五—十进制异步计数器74LS290FF0：构成一位二进制计数器,计数脉冲为CP0；FF3~FF1：构成一位五进制计数器,计数脉冲为CP1。000001010000001010011100将CP1接Q0,在CP0端加计数脉冲就构成了异步十进制计数器。将CP1接Q0,在CP0端加计数脉冲就构成了异步十进制计数器。S91、S92—为异步置9端；R01、R02—为异步置0端。三、任意进制计数器1、大模构建小模▶反馈置"0"法：适用于具有置零功能的计数器。000000010000000100100011010101000110011110001001取反馈信号Q3Q2Q1Q0CRDLD74160EPD3D2D1D0ETCP∧&1存在的问题：♪0110状态虽很短暂,但对后续电路仍会产生一定的干扰；♫由于各触发器复位时间可能不等,如Q1先于Q2复位,则Q1复位后,立即=1,造成Q2不能有效复位,导致计数错误。改进型电路：Q3Q3Q0Q2Q1CP00000111110000RD从容复位&1Q3Q2Q1Q0CRDLD74160EPD3D2D1D0ET∧CP&&▶反馈置数法：适用于具有预置数功能的计数器。例2：要求同例100000001000000010010001101000101Q3Q2Q1Q0CRDLD74160EPD3D2D1D0ET∧CP&1CQ3CQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET∧CP110100改进：00000000000100100011010101000110011110001001[45~46]课时：2、小模构建大模♩并行进位；♪串行进位；♫整体置零；♬整体置数。▶并行进位CQCQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET∧CP1CQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET∧CP111进位输出<H><L>1▶串行进位CCQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET∧CP1CQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET∧CP111进位输出<H><L>11▶整体置零方式例3：搭建一个87进制计数器。CCQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET∧CPCQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET∧CP11<H><L>1&▶整体置数方式例4：同例3CQCQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET∧CPCQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET∧CP00011<H><L>1&0011低位计数器的第一个循环计7个脉冲,其余循环均计10个脉冲；高位计数器每个循环始终计9个脉冲,当两片计数器的状态均为1001时,产生LD=0的信号,这样总的脉冲数共为87个。四、移位寄存器型计数器Q0Q0Q1Q2Q3CP>c11DQQ>c11DQQ>c11DQQ>c11DQQ111011011110110110110111000011111010010100010010010010001100100100110110CPCPQ1Q0Q2Q3各输出端依次产生一个脉冲,可作为脉冲分配器使用。优缺点：结构简单,不能自启动,器件利用率低。具有自启动功能的环形计数器：≥≥1>c11DQQQ0Q1Q2Q3CP>c11DQQ>c11DQQ>c11DQQ00010001001001001000110011101111110101100111010100001010101100111001[47~48]课时：扭环形计数器QQ0Q1Q2Q3CP>c11DQQ>c11DQQ>c11DQQ>c11DQQ101001001010010010010010010110110110110100000001001101111111111011001000同理：修改反馈逻辑可使电路自启动。5.4时序逻辑电路的设计方法设计步骤：●根据逻辑功能的要求确定输入和输出,并画出状态转换图。●状态化简。●状态编码。●确定触发器类型,求出状态方程、驱动方程和输出方程。●画逻辑图。●检查电路能否自启动。例1：设计一个串行数据检测器,要求是连续输入3个或3个以上的1时输出为1,其余输出为0。解：▲设：输入为X,输出为Y。状态转换图：SSXYS1S0S2S31100100101000010▲状态化简SS1S0S2S31100100101000010S1S0S2111001000010▲状态编码∵2n>3,∴取2个触发器。S0=00,S1=01,S2=10,则：XQ1nQ0nQ1n+1Q0n+1Y000111010001100001101111000000011010000001▲确定触发器类型,求若干方程状态方程：QiQin+1/YQ1nQ0nX000111100100/000/000/001/010/010/1输出方程：Y=XQ1n若选用JK触发器,则：比照JK触发器的特性方程得：。据此可画出逻辑电路图,并画出状态转换图以检查能否自启动。例1：分析图P5.1时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。=Q3⊙Q1[49~50]课时：第六章脉冲波形的产生和整形6.1概述实际中常需要连续不断的矩形脉冲或单个的矩形脉冲。获取矩形脉冲的方法不外乎由电路直接产生或经整形产生。本章主要介绍满足这些要求的单元电路。6.2施密特触发器6.2.1用门电路组成vvIvOVTHVT-VT+∆VT111R2R1vIvI‘vo‘vO由CMOS构成,电路条件：R1<R2,当vI=vT+即vI’=VTH时,vO由0→VDD,故：VT+=VTH<R1+R2>/R2=<1+R1/R2>VTH同理：当vI下降到VT-即vI,=VTH时,vO由VDD→0,所以：VT-=<1+R1/R2>VTH-<R1/R2>VDD令：VTH=VDD/2,有：VT-=<1-R1/R2>VTH回差：∆VT=VT+-VT-=<2R1/R2>VTH同向输出：负向输出：1111＆集成施密特触发器7413＆由TTL电路组成。指标：VT+≈1.7V,VT-≈0.8V,∆VT≈0.9V6.2.3施密特触发器的应用►波形变换vvIttvOVVIVO1VT+VVT+VT-vItvOt11VIVOvOvvOvIttVVIVO16.3单稳态触发器vO1vIvO1vIvI1vI2vOVTH2ttttt稳态稳态暂态tW恢复期►微分型11≥1vDDvIvOCdRdRCvI2vO1vI1►积分型1&1&vO1vIRCvOvAvO1vIvAvOttttVTH2tW6.3.1集成单稳态触发器74121A2A2A1BvOvO0110011011011100001111CextRextRintCextRextRintVCCA1vOA2BvOGND7543111061491VCCRextCext1B：为上升沿触发。Rint：为内置电阻,约2kΩ。tW=0.69RextCext可重复触发：不可重复触发：vOvOvItWttvOvItWtt[51~52]课时：6.4多谐振荡器<无稳态电路>6.4.1对称式vO1vI2vO1vI1ttttvO1vI2vO1vI1ttttVTH1VTH211vO1vI1R1C1vO2vI21C2R2一般取R1=R2=R,C1=C2=C,则：T≈1.3RC,改变C1、C2,可改变输出脉冲的占空比。vO2vvO2vO1vI1tttvTH111vO1vI1RFvO21CRP振荡周期：T≈2.2RFC6.4.3环形振荡器11vO1vI1vO211vvI1vO2tpdvO1ttt振荡周期：T=6tpd,太小且不可调节。RCRCRSvI1111vI2vI3vO改变R、C可改变振荡周期。6.4.4用施密特触发器构成vvIvOVT+VT-tt11RCvIvO11R1CvIvOR2占空比可调6.4.5石英晶体多谐振荡器电路的振荡频率只取决于石英晶体本身的固有谐振频率f0,而与电路中其它元器件的参数无关,所以频率稳定度非常高。11vO1vI1R1C1vO2vI21C2R26.5555定时器及应用6..5.1555定时器的电路结构及功能555：TTL单时基7555：CMOSRDRD0vI2vI1vOTD>2/3VCC<2/3VCC>1/3VCC>1/3VCC<1/3VCC<1/3VCC低低高高导通导通截止截止不变不变>2/3VCC<2/3VCC111111&&&+-+▷∞+-+▷∞VCCvI1VCOvI2RDvO<TH><TR>DISCQ5kΩ5kΩ5kΩ5VR1VR26271483TD6.5.2555定时器的应用一、接成施密特触发器VVCCRDvI1vI2vO555GNDVCOvIvOvCC0.01μF5134826vvIvO2/3VCC1/3VCCttvvIvO1/3VCC2/3VCCvOvOvIvC2/3VCCtWttt先复位VVCCRDvI1vI2555vODISCGNDVCOVCCvIvORC0.01μF43516872vCtw=1.1RC。[53~54]课时：第七章：半导体存储器7.1概述半导体存储器是一种用来存储二值信息且容量很大、应用很广的一种半导体器件。静态：速度快随机存储器<RAM>动态：结构简单,集成度高。按读取功能掩膜ROM：所存信息由厂家决定,无法更改。只读存储器<ROM>掩膜ROM：所存信息由厂家决定,无法更改。EPROM：写入后用户可更改。双极型按制造工艺MOS型：功耗低,集成度高。主要性能指标：读取速度,容量。7.2只读存储器<ROM>7.2.1掩膜ROM一、结构地地址译码器地址信号存储矩阵输出缓冲器数据输出三态控制如：111EN1EN1EN1EN1ENVCCA1A0W0W1W2W3D’0D’2D’3D’1D0D2D3D1地址译码存储矩阵输出缓冲AA1A0D3D2D1D0001101010101101101011100W3~W0：称为字线；D3~D0：称为位线。不难看出：存储矩阵中字线和位线的每个交叉点处即为一个存储单元且交叉点处接有三极管时相当于存1,没接的相当于存0,可见,存储的信息由二极管所在位置来确定,所以这种存储器存储的信息完全由生产厂家决定。另外,存储矩阵中的二极管当然也可以由其它开关器件来替代。7.2.2可编程只读存储器PROMVCCVCC字线位线熔丝出厂时,每个单元都存入信息1,编程时首先确定要写入0的单元,并确定其对应的地址,然后使相应的字线为高电平,在VCC上加编程级电压,并在编程单元的位线上加编程脉冲,使编程单元的熔丝烧断。7.2.3可擦可编程只读存储器EPROM一、EPROM存储单元：当VT1导通时,位线为高电平,相当于存入1,截止时,相当于存入0。擦除：用紫外线照射栅极约30分钟左右即可。VTVT1VT2VT3字线位线-VDD二、E2PROMVT1VT1VT2WiBiVT1：浮栅隧道氧化层MOS管<NMOS>。写入：加图示电压,于是VT1浮置栅上<Gf>原来捕获的电子得以经隧道由VT1漏极释放,成为低开启电压管<小于3V,导通>,Bi线变为低电平,相当于写入0。擦除：加图示电压,VT2管导通,VT1漏极电位为0V,于是电子经VT1漏极穿过隧道被VT1浮栅捕获,VT1管变成高开启电压管<约为7V,截止>,Bi线变为高电平,相当于存入1。读出：加图示电压,由于VT2始终导通,所以VT1截止时,Bi=1,VT1导通时,Bi=0。[55~56]课时7.3随机存储器<RAM>7.3.1静态随机存储器SRAM行地行地址译码器存储矩阵读写控制三态列地址译码器An-1Ai+1AiA0I/OXiYiR/WCS行译码器输出Wi线,以选中一行存储单元,列译码器输出Bi线,从已选中的一行存储单元中再选中1位或几位。=0,执行写操作；=1,执行读操作。=0,允许读写操作；=1,数据线为高阻态。二、SRAM的存储单元写操作采用二路传输的目的是保证能将数据可靠地写入存储单元。Intel2114：容量：1024bit,18脚封装,+5V电源11EN1EN1EN&&CSYiXiVDDR/WI/OQQBiBi行行地址译码器64*64存储矩阵读写控制电路列地址译码器A4A3A2A1A0A9A5X63X0Y15Y0I/O4I/O3I/O2I/O1CSR/W6位行地址可选中64行,64列分为16组,每组4个单元<字长为4位>,由4位列地址分别选中。7.4存储器容量的扩展7.4.1位扩展I/O4I/O4I/O3I/O2I/O12114A9A8A0R/wCSI/O4I/O3I/O2I/O12114A9A8A0R/wCSI/O5A0A8A9CSR/wI/O4I/O3I/O2I/O1I/O8I/O7I/O67.4.1字扩展用4片256*8bit的RAM扩展成1024*8bit的RAM地址分配：A9~A01#：000H~0FFH<0~255字节>2#：100H~1FFH<256~511字节>3#：200H~2FFH<256~767字节>4#：300H~3FFH<768~1023字节>I/OI/O7I/O0256*8A7A0R/wCSI/O7I/O0256*8A7A0R/wCSI/O7I/O0256*8A7A0R/wCSI/O7I/O0256*8A7A0R/wCSY3Y2Y1Y0A9A8A7A0R/wI/O0I/O7[57~58]课时：7.5用存储器实现组合逻辑电路如果用PROM的地址信号作为逻辑变量,则地址译码器的输出<即字线>显然对应着所有最小项,又因为位线输出是若干字线之和,所以通过编程,位线可作为逻辑量函数。用PROM实现以下一组多输出逻辑函数：因为逻辑函数为4变量的,所以存储器至少需要16根字线<即4根地址线>,又因为同时要求实现4个逻辑函数,故而存储器至少要有4根位线,换句话说存储器的容量至少应为：16*4bit11111A0A1A2AA3BCDY1Y4Y3Y2W15W0W1与逻辑阵列或逻辑阵列可见,只需要将以上信息写入存储矩阵中即可。由于与逻辑阵列不可编程,所以器件的利用率比较低。第八章可编程逻辑器件8.1概述可编程逻辑器件PLD是一种通用的数字集成电路,它的功能可由用户通过编程来设定,通用性强,使用方便。现场可编程逻辑阵列FPLA可编程阵列逻辑PALPLD通用阵列逻辑GAL可擦除的可编程逻辑器件EPLD现场可编程门阵列FPGAPLD的电路结构与PROM差不多,只是PLD的与、或逻辑阵列均可编程,所以使用更灵活,利用率更高。CBCBADPPCBAD&C&CBAPCBAP8.2现场可编程逻辑阵列FPLA与逻辑阵列与逻辑阵列或逻辑阵列OEABCY1=ABC+ABCY3=ABC+ABCY2=ABCFPLA的规格：输入变量数*与阵列输出端数*或阵列端数,如：3*4*3。S0S0S1MY0Y1XOROEM处熔丝烧断时,M=1；未烧断时,M=0。故通过对M编程可控制输出极性。当然,时序逻辑型F