微机原理复习

微机原理复习微机原理复习微机原理复习微机原理复习编制仅供参考审核批准生效日期地址：电话：传真:邮编:微机原理复习第一章计算机由硬件和软件两大部分组成冯诺依曼计算机的特点：(1)计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成(2)指令和数据以同等的地位存放于存储器内，并可以按地址寻访(3)指令和数据均可以用二进制代码表示(4)指令由操作码和地址码组成(5)指令在存储器内按顺序存放(6)机器以运算器为中心3.现代的计算机已转化为以存储器为中心4.计算机各个部分的功能：(1)运算器用来完成算数运算和逻辑运算，并将运算的中间结果暂存在运算器内(2)存储器用来存放数据和程序(3)控制器用来控制、指挥程序和数据的输入、运行以及处理运算结果(4)输入设备用来将人们熟悉的信息形式转换为机器能识别的信息形式，常见的有键盘和鼠标等(5)输出设备可将机器运算结果转换为人们熟悉的信息形式，如打印输出，显示器输出等5.机器字长是指CPU一次能处理数据的位数，通常与CPU的位数有关第二章微型计算机的发展很大程度上取决于微处理器的发展，而微处理器的发展又取决于芯片集成度和处理器主频的提高CAD：计算机辅助设计CAM：计算机辅助制造CIMS：计算机集成制造系统人工智能是专门研究如何使用计算机来模拟人的智能的技术第三章计算机五大部件之间的连接方式有两种：(1)分散连接：各部件之间使用单独的连线(2)总线连接：将各部件连接到一组公共信息传输线上按系统总线传输信息的不同分为三种：数据总线（DB）：用来传输各功能部件之间的数据信息，双向传输，与机器字长、存储字长有关地址总线（AB）：指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址，单向传输，地址线的位数与存储单元的个数有关控制总线（CB）：发送控制命令或状态信息，对于单一控制线来说是单向的，对于控制线总体来说是双向的总线结构：单总线结构：CPU，主存，I/O设备挂到一组总线上双总线结构：存储总线连接CPU，主存；输入输出总线建立CPU和I/O设备连接三总线：主存总线用于CPU与主存之间的传输，I/O总线供CPU与各类I/O设备之间传递信息，DMA总线用于高速I/O设备（磁盘，磁带等）与主存之间交换信息总线控制包括判优控制（或称仲裁逻辑）和通信控制常见的控制优先权的仲裁方式有以下三种：链式查询：离总线近的有优先级，易扩充而且敏感计数器定时查询：不如链式查询敏感，增加了控制线，方式复杂独立请求方式：响应速度快，优先次序控制灵活，控制线数量多，总线控制更复杂完成一次总线操作的时间称为总线周期，可分为以下四个阶段：申请分配阶段寻址阶段传数阶段结束阶段总线通信的四种方式：同步通信：通信双方统一时标控制数据传送称为同步通信异步通信：采用问答式，没有公共的时钟标准半同步：同步异步相结合分离式：充分挖掘系统总线每个瞬间的潜力题为什么要设置总线判优控制常见的集中式总线控制有几种各有何特点哪种方式响应时间最快哪种方式对电路故障最敏感答：总线上的设备有主设备和从设备，当总线有多个主设备时，需要总线判优控制解决多个主设备同时申请总线时的使用权分配问题；常见的集中式总线控制有三种：链式查询、计数器查询、独立请求；链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。题设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少答：总线宽度=16位/8=2B总线带宽=8MHz×2B=16MB/s第四章存储系统层次结构主要体现在缓存-主存和主存-辅存这两个存储层次上存储容量是指主存能存放二进制代码的总位数：存储容量=存储单元个数*存储字长它的容量也可以用字节总数来表示：存储容量=存储单元个数*存储字长/8存储速度：是由存储时间和存储周期来表示的存储器带宽：表示单位时间内存储器存取的信息量静态SRAM：电源掉电后，原存信息丢失，故它属易失性半导体存储器动态DRAM基本单元电路有三管式和单管式两种，他们共同的特点是靠电容来存储电荷的原理来寄存信息Cache——主存地址映射：直接映射：i=jmodC或i=jmod2*c全相联映射组相联映射：i=jmodQ题某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少若主存以字节编址，试画出主存字地址和字节地址的分配情况。答：存储容量是64KB时，按字节编址的寻址范围就是64KB则：按字寻址范围=64K×8/32=16K字题试比较静态RAM和动态RAM。答：特性SRAMDRAM存储触发器电容破坏性读出非是需要刷新不需要需要地址复用无有运行速度快慢集成度低高功耗高低适用场合Cache大容量主存题什么叫刷新为什么要刷新说明刷新有几种方法。答：刷新——对DRAM定期进行的全部重写过程；刷新原因——因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种——集中式、分散式、异步式；集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间；异步式：是集中式和分散式的折衷。第五章中断服务的流程：保护现场——中断服务（设备服务）——恢复现场——中断返回程序中断克服了程序查询方式中CPU的“踏步”现象，实现了CUP与I/O的并行工作，提高了CPU的资源利用率题I/O有哪些编址方式各有何特点答： 常用的I/O编址方式有两种：I/O与内存统一编址和I/O独立编址；特点：统一编址方式I/O设备和主存占用同一个地址空间，不需要安排专门的I/O指令。I/O独立编址方式时机器I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。题 I/O设备与主机交换信息时，共有哪几种控制方式简述它们的特点。答：（1）程序直接控制方式：也称查询方式，采用该方式，数据在CPU和外设间的传送完全靠计算机程序控制，CPU的操作和外围设备操作同步，硬件结构简单，但由于外部设备动作慢，浪费CPU时间多，系统效率低（2）程序中断方式：外设备准备就绪后中断方式猪肚通知CPU，在CPU相应I/O设备的中断请求后，在暂停现行程序的执行，转为I/O设备服务可明显提高CPU的利用率，在一定程度上实现了主机和I/O设备的并行工作，但硬件结构负载，服务开销时间大（3）DMA方式与中断方式一样，实现了主机和I/O设备的并行工作，由于DMA方式直接依靠硬件实现贮存与I/O设备之间的数据传送，传送期间不需要CPU程序干预，CPU可继续执行原来的程序，因此CPU利用率和系统效率比中断方式更高，但DMA方式的硬件结构更为复杂。题简述I/O接口的功能和基本组成答：接口的功能有：（1）选址功能（2）传送命令的功能（3）传送数据的功能（4）反映设备状态的功能接口的组成有：设备选择电路、命令寄存器和命令译码器、数据缓冲寄存器、设备状态标记和控制逻辑电路第七章题什么叫机器指令，什么叫指令系统答：机器指令：是计算机能够直接识别并执行指令的指令指令系统：是全部机器指令的集合，一台计算机中所有指令的集合叫指令系统题什么叫寻址方式答：寻址方式是确定本条指令的数据地址以及确定下一条要执行的指令地址的方法。题什么是指令字长、机器字长和存储字长答：机器字长：：CPU一次能处理数据的最大位数，通常与CPU寄存器位数有关指令字长：一个指令字中包含二进制代码的位数存储字长：一个存储单元中存储一串二进制代码的位数注：1.指令由操作码和地址码组成，操作码用来指明该指令要完成的操作，地址码用来指出该指令的源操作数地址2.指令字长取决于操作码长度，操作数地址的长度和操作数地址的个数题试比较间接寻址和寄存器间接寻址答：假设存储字长=机器字长，两者的寻址范围相同（不考虑二次间址）间接寻址EA=（A），寄存器间接寻址EA=（Ri）寄存器间接寻址能有效缩短指令字长寄存器间接寻址能减少一次访存操作题试比较基址寻址和变址寻址答：相同：都可有效地扩大指令寻址范围；有效地址计算类似EA=A+（BR）和EA=A+（IX）。不同：（1）基址寻址时，BR不变，A可变，变址寻址时，A不变，IX可变。（2）基址寄存器内容通常由系统程序设定，变址寄存器内容通常由用户设定。（3）基址寻址适用于程序的动态重定位，变址寻址适用于数组或字符串处理。题什么是RISC简述它的主要特点。答：精简指令集计算机选取使用频度较高的一些简单指令以及一些很有用但又不复杂的指令，让复杂指令的功能由频度高的简单指令的组合来实现。指令长度固定，指令格式种类少，寻址方式种类少。只有取数/存数指令访问存储器，其余指令的操作都在寄存器内完成CPU中有多个通用寄存器。采用流水线技术，大部分指令在一个时钟周期内完成。采用超标量和超流水线技术，可使每条指令的平均执行时间小于一个时钟周期。控制器采用组合逻辑控制，不用微程序控制。采用优化的编译程序。题比较RISC和CISC答：指令系统：RISC 设计者把主要精力放在那些经常使用的指令上，尽量使它们具有简单高效的特色。对不常用的功能，常通过组合指令来完成。因此，在RISC 机器上实现特殊功能时，效率可能较低。但可以利用流水技术和超标量技术加以改进和弥补。而CISC 计算机的指令系统比较丰富，有专用指令来完成特定的功能。因此，处理特殊任务效率较高。存储器操作：RISC 对存储器操作有限制，使控制简单化；而CISC 机器的存储器操作指令多，操作直接。程序：RISC 汇编语言程序一般需要较大的内存空间，实现特殊功能时程序复杂，不易设计；而CISC 汇编语言程序编程相对简单，科学计算及复杂操作的程序设计相对容易，效率较高。中断：RISC 机器在一条指令执行的适当地方可以响应中断；而CISC 机器是在一条指令执行结束后响应中断。CPU：RISC CPU 包含有较少的单元电路，因而面积小、功耗低；而CISC CPU 包含有丰富的电路单元，因而功能强、面积大、功耗大。设计周期：RISC 微处理器结构简单，布局紧凑，设计周期短，且易于采用最新技术；CISC 微处理器结构复杂，设计周期长。用户使用：RISC 微处理器结构简单，指令规整，性能容易把握，易学易用；CISC微处理器结构复杂，功能强大，实现特殊功能容易。应用范围：由于RISC 指令系统的确定与特定的应用领域有关，故RISC 机器更适合于专用机；而CISC 机器则更适合于通用机。第八章CPU中的寄存器可见的：通用寄存器，数据寄存器，地址寄存器，条件寄存器CPU中的寄存器可见的：MAR（存储器地址寄存器），MDR（存储器数据寄存器），PC（程序计数器），IR（指令寄存器）CPU实质包括运算器控制器两大部分指令周期：CPU每取出并执行一条指令所需的全部时间，即CPU完成一条指令的时间一个完整的指令周期包括取指，间址，执行和中断四个子周期题CPU有哪些功能答：指令控制、操作控制、时间控制、数据加工、处理中断相应部件：寄存器、控制器、运算器、中断系统题什么是指令周期指令周期是否有一个固定值为什么答：指令周期是指一条指令从开始取指令直到指令执行完这段时间。由于计算机中各种指令执行所需的时间差异很大，不同指令的指令周期长度都是不一致的，也就是说指令周期对于不同的指令来说不是一个固定值。题画出指令周期的数据流，分别说明图中各个子周期的作用。答：取值周期：在内存中取出指令放到指令寄存器中间址周期：有间址操作时，计算操作数的地址执行周期：指令的执行中断周期：断点保护、关中断、寻找中断服务程序入口地址。题什么叫系统的并行性粗粒度并行和细粒度并行有何区别答：系统并行性是在同一时刻或同一时间段内完成两种或两种以上性质相同或不同的功能。粗粒度并行性一般用算法（软件）实现，细粒度并行性一般用硬件实现。从计算机体系看，粗粒度并行是在多个处理机上分别运行多个进程，有多台处理机合作完成一个程序。细粒度并行是在处理机的操作和指令级的并行性。第九章控制单元具有发出各种微操作命令（即控制信号）序列的功能MAR与地址总线相连，MDR与数据总线相连，PC存放现行指令的地址，IR存放现行指令不同的指令执行周期的微操作是不同的：（1）不访问存储器：非访存指令：加法，存数，取数转移类指令不访问存储器：访存指令控制单元的输入信号：时钟，指令寄存器，标志，来自总线的控制信号控制单元的输出信号：CPU的控制信号，送至系统总线的信号多级时序系统：反映了指令周期，机器周期，节拍（状态）和时钟周期的关系机器周期，节拍（状态）组成了多级时序系统。控制单元能控制一条指令的实质是：执行一个确定的微