可编程逻辑器件基础培训课件(共77张PPT)

一、可编程逻辑器件根底大规模可编程器件技术培训专用一、可编程逻辑器件根底可编程逻辑器件(PLD)的定义PLD的根本原理与结构PLD的开展历程PLD的分类低密度PLD的原理与结构CPLD的原理与结构FPGA的原理与结构FPGA/CPLD器件的配置FPGA/CPLD器件概述培训专用1.可编程逻辑器件的定义可编程逻辑器件(PLD,ProgrammableLogicDevice)PLD是厂家作为一种通用型器件生产的半定制电路，用户利用软、硬件开发工具对器件进行设计和编程，通过配置器件内部可编程逻辑单元和可编程连线来实现所需要的逻辑功能。数字集成电路数字芯片培训专用2.PLD的根本原理与结构〔一〕任何组合逻辑均可化为“与或〞表达式，从而用“与门-或门〞的电路来实现任何时序电路可由组合电路加上存储元件〔触发器〕构成从原理上说“与或〞阵列加上存放器的结构就可以实现任何的数字逻辑电路PLD器件采用与或阵列加上可灵活配置的互连线实现根本原理培训专用2.PLD的根本原理与结构〔二〕“与阵列〞和“或阵列〞为主体，实现各种逻辑函数和逻辑功能输入缓冲：增强输入信号的驱动能力；产生输入信号的原变量和反变量；输出缓冲：对输出信号进行处理，能输出组合逻辑信号和时序逻辑信号。输出缓冲一般含有三态门、存放器单元。PLD的根本结构培训专用3.PLD的开展历程〔一〕熔丝编程的PROM和PLA器件〔70年代中期〕PAL器件

GAL器件Lattice公司〔80年代初〕EPLD器件80年代中(Altera公司

)CPLD器件EPLD的改进型FPGA器件1985年(Xilinx公司

)内嵌复杂功能模块的SoPC存储器做为PLD使用规模小编程繁琐设计灵活速度快第1个广泛应用的PLD输出逻辑宏单元可重复编程集成度更高设计更灵活培训专用3.PLD的开展历程〔二〕PROM(可编程只读存储器)EPROM(紫外线可擦除存储器)E2PROM(电可擦除存储器)PLA(可编程逻辑阵列〕PAL(可编程阵列逻辑)GAL(通用阵列逻辑)CPLD(复杂可编程逻辑器件)FPGA(现场可编程门阵列)培训专用4.PLD的分类〔一〕1〕按集成度分一般将GAL22V10〔500门~750门〕作为简单PLD和复杂PLD的分水岭培训专用4.PLD的分类〔二〕简单PLD(SPLD)也称低密度PLD(LDPLD)结构简单，本钱低、速度高、设计简便，但其规模较小(通常每片只有数百门)，难于实现复杂的逻辑。按编程部位分类LDPLD分类与阵列或阵列输出电路可编程类型可编程只读存储器PROM固定可编程固定半场可编程可编程逻辑阵列PLA可编程可编程固定全场可编程可编程阵列逻辑PAL可编程固定固定半场可编程通用阵列逻辑GAL可编程固定逻辑宏单元（OLMC）半场可编程培训专用4.PLD的分类〔三〕分类结构形式类型可擦除可编程逻辑器件(EPLD)与或阵列阵列型复杂可编程逻辑器件(CPLD)与或阵列阵列型现场可编程门阵列(FPGA)门阵列单元型复杂PLD也称高密度PLD(HDPLD)培训专用4.PLD的分类〔四〕2〕按照可以编程的次数分：一次性编程器件〔OTP，OneTimeProgrammable〕可屡次编程器件OTP类器件的特点是：只允许对器件编程一次，不能修改，而可屡次编程器件那么允许对器件屡次编程，适合于在科研开发中使用。培训专用4.PLD的分类〔五〕3〕按编程元件和编程工艺分类(1)熔丝〔Fuse〕(2)反熔丝〔Antifuse〕编程元件(3)紫外线擦除、电可编程，如EPROM。(4)电擦除、电可编程方式，(EEPROM、快闪存储器〔FlashMemory〕〕，如多数CPLD(5)静态存储器〔SRAM〕结构，如多数FPGA非易失性器件易失性器件培训专用简单的可编程功能原码反码输出始终为高电平培训专用通过熔丝连接-OTP〔一次性可编程〕熔丝输出始终为低电平熔断熔丝布尔表达式培训专用通过反熔丝连接-OTP〔一次性可编程〕培训专用基于熔丝工艺的PROM缓冲器与门或门培训专用基于EPROM的存储器缓冲器与门或门未编程时：晶体管有效，导通输出低电平编程后：晶体管失效输出高电平通过紫外射线可以擦出编程状态缺点：价格昂贵、擦出时间长〔长达20分钟〕培训专用基于EEPROM的存储器缓冲器与门或门EEPROM单元的面积大约为EPROM单元面积的2.5倍电可擦除培训专用基于闪存〔flash〕的存储器缓冲器与门或门在EPROM和EEPROM结构的根底上开展而来擦除速度快整块擦除或以字为单位擦除培训专用基于SRAM的存储器缓冲器与门或门DRAM〔动态存储器〕——作为存储器使用单元面积小〔单晶体管-电容对构成〕需要动态刷新SRAM〔静态存储器〕——存储器与可编程逻辑中均使用单元面积大〔4-6个晶体管配制成锁存器〕断电后配置数据丧失可迅速和反复的编程〔配置〕以SRAM为根底的可编程单元培训专用可编程技术小结培训专用5.低密度PLD的原理与结构〔一〕常见逻辑符号表示方法缓冲器与门或门培训专用5.低密度PLD的原理与结构〔二〕SPLD包括：PROM、PLA、PAL、GAL“与或〞阵列为根本结构，通过编程改变“与阵列〞和“或阵列〞的内部连接来实现不同的逻辑功能。培训专用5.低密度PLD的原理与结构〔三〕1〕PROM的结构与阵列函数驱动可编程的或阵列函数阵列规模大、速度低，主要作为存储器用培训专用5.低密度PLD的原理与结构〔四〕与阵列固定或阵列可编程培训专用5.低密度PLD的原理与结构〔五〕用PROM实现简单的组合逻辑逻辑电路与真值表培训专用5.低密度PLD的原理与结构〔六〕已编程的RPOM培训专用5.低密度PLD的原理与结构〔六〕2〕PLA的根本结构与阵列可编程或阵列可编程输出电路固定阵列规模小，编程复杂培训专用5.低密度PLD的原理与结构〔七〕3〕PAL的根本结构与阵列可编程或阵列固定输出电路固定熔丝编程，双极性工艺，输出端含宏单元〔有触发器〕速度快，编程灵活第一个得到广泛应用的PLD培训专用5.低密度PLD的原理与结构〔八〕4〕GAL的结构可实现PAL的所有功能PAL是PROM熔丝工艺，为一次编程器件，而GAL是EEPROM工艺，可重复编程PAL的输出是固定的，而GAL用一个可编程的输出逻辑宏单元〔OLMC〕做为输出电路。GAL比PAL更灵活，功能更强，应用更方便，几乎能替代所有的PAＬ器件培训专用5.低密度PLD的原理与结构〔九〕GAL22V10的结构〔局部〕培训专用5.低密度PLD的原理与结构〔十〕

GAL22V10的OLMC结构通过S1和S0控制输出是低电平有效还是高电平有效、是组合逻辑输出还是存放器输出S1和S0可通过编程控制培训专用6.CPLD的原理与结构〔一〕 前面所述PROM、PLA、PAL、GAL器件都属于低密度器件，而EPLD、CPLD和FPGA都属于高密度器件。在低密度器件中，只有GAL还在使用，主要用在中、小规模数字逻辑方面。现在的可编程逻辑器件以大规模、超大规模集成电路工艺制造的CPLD、FPGA为主。培训专用6.CPLD的原理与结构〔二〕CPLD是阵列型高密度可编程控制器，其根本结构形式和PAL、GAL相似，都由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成规模都比PAL和GAL大得多。根本由三局部组成：

宏功能模块I/O控制块连线阵列培训专用6.CPLD的原理与结构〔三〕CPLD的结构图培训专用6.CPLD的原理与结构〔四〕⑴宏功能模块，也称宏单元每个宏单元由以下几个功能块组成：逻辑阵列〔可编程的与阵列、固定的或阵列〕可编程存放器数据选择器异或门、三态门等宏单元可以被单独的配置为时序逻辑或组合逻辑工作方式。如果每个宏单元中的乘积项不够用时，还可以利用其结构中的共享和并联扩展乘积项。培训专用6.CPLD的原理与结构⑴宏功能模块培训专用6.CPLD的原理与结构〔五〕每个I/O可被的配置为输入、输出或双向摆率控制⑵I/O控制块I/O控制块的作用是以适宜的电平〔如TTL，CMOS，ECL，PECL或LVDS〕把内部信号驱动到CPLD器件的外部引脚上，或将外部来的信号送到器件内部。培训专用6.CPLD的原理与结构⑶连线阵列将信号从器件的各个局部传递到器件的其他局部信号通过芯片的延迟时间可确定培训专用6.CPLD的原理与结构〔六〕Altera公司MAX7000S器件的内部结构

培训专用6.CPLD的原理与结构〔七〕Altera公司MAX7000S器件的宏单元结构培训专用6.CPLD的原理与结构〔八〕Lattice公司的CPLD器件万能逻辑块〔GLB〕全局布线区〔GRP〕输出布线区〔ORP〕输入/输出单元〔IOC〕培训专用7.FPGA的原理与结构〔一〕1985年由Xilinx公司首家推出 单元型可编程逻辑器件，其内部由许多的可编程逻辑模块组成，用户可以通过编程将这些模块连接成所需要的数字系统。主要的FPGA/CPLD厂商：XilinxAlteraLatticeActel〔已被MicroSemi收购〕培训专用7.FPGA的原理与结构〔二〕优点：密度高、编程速度快、设计灵活和可再配置等工作特点：功能由逻辑结构的配置数据决定；工作时配置数据存放在片内的SRAM上；工作前需要从芯片外部加载配置数据；配置数据存储在片外的EPROM、E2PROM等设备中；可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场编程。培训专用7.FPGA的原理与结构〔三〕FPGA的根本结构：可编程逻辑模块CLB输入／输出模块IOB互连资源IR培训专用7.FPGA的原理与结构〔四〕FPGA的根本结构〔以Xilinx公司的为例〕培训专用7.FPGA的原理与结构〔五〕⑴可编程逻辑模块CLBFPGA的根本结构单元可以实现逻辑函数可以配置成RAM函数发生器、数据选择器、触发器和信号变换电路等组成培训专用XC4000器件的CLB结构7.FPGA的原理与结构〔六〕培训专用查找表〔Look-Up-Table)的原理与结构查找表〔Look-Up-Table)简称为LUTLUT本质上就是一个RAM，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。目前FPGA中多使用4输入的LUT7.FPGA的原理与结构〔七〕培训专用7.FPGA的原理与结构〔八〕4输入与门实际逻辑电路LUT的实现方式a,b,c,d输入逻辑输出地址RAM中存储的内容00000000000001000010....0...01111111111培训专用⑵可编程输入／输出模块(IOB)提供了器件引脚和内部逻辑阵列的接口电路。每一个IOB控制一个引脚(除电源线和地线引脚外)，将它们可定义为输入、输出或者双向传输信号端。7.FPGA的原理与结构〔九〕培训专用7.FPGA的原理与结构〔十〕

⑶可编程互连资源(IR)

包括各种长度的连线线段和一些可编程连接开关。连线通路的数量与器件内部阵列的规模有关，阵列规模越大，连线数量越多。互连线按相对长度分为单线、双线和长线三种。培训专用Altera公司Cyclone器件的LE结构〔普通模式〕7.FPGA的原理与结构〔十一〕培训专用FPGA与CPLD的区别〔一〕①CPLD更适合完成各种算法和组合逻辑,FPGA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。

②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。③FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。培训专用FPGA与CPLD的区别〔二〕④在编程方式上,CPLD主要是基于E2PROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丧失。FPGA大局部是基于SRAM编程,编程信息在系统断电时丧失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。

⑤CPLD保密性好,FPGA保密性差。

⑥一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。培训专用FPGA与CPLD的区别〔三〕FPGA基于SRAM的架构，集成度高，以LE〔包括查找表、触发器及其他〕为根本单元，有内嵌Memory、DSP等，支持IO标准丰富。具有易失性，需要有上电加载过程。在实现复杂算法、队列调度、数据处理、高性能设计、大容量缓存设计等领域中有广泛应用，如AlteraStratix系列。CPLD基于EEPROM工艺，集成度低，以MicroCell〔包括组合局部与存放器〕为根本单元。具有非易失性，可以重复写入。在粘合逻辑、地址译码、简单控制、FPGA加载等设计中有广泛应用，如AlteraMAX3000A系列。培训专用FPGA与CPLD的区别〔四〕尽管FPGA和CPLD在硬件结构上有一定的差异，但是对用户而言，FPGA和CPLD的设计流程是相似的，使用EDA软件的设计方法也没有太大的差异。设计时，需根据所选器件型号充分发挥器件的特性就可以了。培训专用8.FPGA/CPLD器件的配置〔一〕未编程前先焊接安装减少对器件的触摸和损伤不计较器件的封装形式系统内编程--ISP样机制造方便支持生产和测试流程中的修改在系统现场重编程修改允许现场硬件升级迅速方便地提升功能ISP功能提高设计和应用的灵活性培训专用下载接口引脚信号名称

引脚12345678910PS模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GNDJATG模式TCKGNDTDOVCCTMS---TDIGNDUSB-Blaster下载电缆8.FPGA/CPLD器件的配置〔二〕培训专用JTAG方式的在系统编程

8.FPGA/CPLD器件的配置〔三〕培训专用使用PC并行口配置FPGA〔PS模式〕8.FPGA/CPLD器件的配置〔四〕培训专用FPGA专用配置器件-主动串行模式(AS)8.FPGA/CPLD器件的配置〔五〕EPCS1EPCS4EPCS16等等培训专用8.FPGA/CPLD器件的配置〔六〕FPGA专用配置器件-被动串行模式(PS)EPC1EPC2EPC4等等配置器件价格较高培训专用使用单片机配置FPGA〔PS〕模式〕8.FPGA/CPLD器件的配置〔七〕培训专用8.FPGA/CPLD器件的配置〔八〕多重配置方式结合使用：JTAG与ASJTAG对FPGA进行配置对配置芯片采用AS方式配置EPCS1EPCS4EPCS16等等