电子系统设计与实践第七章课件

《电子系统设计与实践》

第7章EDA设计软件

《电子系统设计与实践》

第7章EDA设计软件MAX+plus

Ⅱ是Altera公司推出的PLD开发工具，具有功能强大，简便易学的特点。MAX+plus

Ⅱ由设计输入、项目编译、项目校验和器件编程四部分组成。7.1.1MAX+plus

Ⅱ概述7.1MAX+plus

Ⅱ使用简介7.1.1MAX+plus

Ⅱ概述7.1MAX+pl（1）原理图输入与符号编辑（2）硬件描述语言输入（3）设计的波形输入（4）底层编辑（5）网表输入7.1.1MAX+plus

Ⅱ概述7.1MAX+plus

Ⅱ使用简介7.1.1MAX+plus

Ⅱ概述7.1MAX+pl7.1.2开发流程7.1MAX+plus

Ⅱ使用简介7.1.2开发流程7.1MAX+plus

Ⅱ使用简介7.1.3MAX+plus

Ⅱ管理器窗口7.1MAX+plus

Ⅱ使用简介7.1.3MAX+plus

Ⅱ管理器窗口7.1MAXMAX+plus

Ⅱ软件的操作如下：建立一个新的设计项目。生成一个新的原理图文件（使用GraphicEditor）。编译设计项目（使用Compiler）。仿真验证设计的正确性（使用WaveformEditor、Simulator）。进行芯片的延时分析（使用TimingAnalyzer）。分配芯片的管脚（使用FloorplanEditor）。下载程序到芯片（使用Programmer）7.2.1指定设计项目名称7.2MAX+plus

Ⅱ操作示例7.2.1指定设计项目名称7.2MAX+plus

Ⅱ选择菜单File/ProjectName命令，将出现ProjectName对话框，如图7.2.1所示。在ProjectName框中输入设计项目名。单击OK，这时MAX+plus

Ⅱ的标题条将显示新的项目名字。7.2.1指定设计项目名称7.2MAX+plus

Ⅱ操作示例7.2.1指定设计项目名称7.2MAX+plus

Ⅱ7.2.2生成一个新的原理图文件7.2MAX+plus

Ⅱ操作示例7.2.2生成一个新的原理图文件7.2MAX+plu1.调用库元件和输入/输出端口2.画连线3.为引脚和节点命名4.保存文件5.创建一个默认的逻辑符号7.2.2生成一个新的原理图文件7.2MAX+plus

Ⅱ操作示例7.2.2生成一个新的原理图文件7.2MAX+plu1.打开编译器窗口2.编译器的选项设置3.器件的引脚分配4.选择一种全局逻辑综合方式5.设置全局定时要求（对MAX器件，此项无效）6.指定报告文件中报告的内容7.运行编译器7.2.3编译设计项目7.2MAX+plus

Ⅱ操作示例7.2.3编译设计项目7.2MAX+plus

Ⅱ操作7.2.3编译设计项目7.2MAX+plus

Ⅱ操作示例7.2.3编译设计项目7.2MAX+plus

Ⅱ操作7.2.3编译设计项目7.2MAX+plus

Ⅱ操作示例7.2.3编译设计项目7.2MAX+plus

Ⅱ操作7.2.3编译设计项目7.2MAX+plus

Ⅱ操作示例7.2.3编译设计项目7.2MAX+plus

Ⅱ操作7.2.3编译设计项目7.2MAX+plus

Ⅱ操作示例7.2.3编译设计项目7.2MAX+plus

Ⅱ操作仿真包括功能仿真和时序仿真。功能仿真又称为前仿真，是在不考虑器件延时的理想情况下进行的逻辑验证。功能仿真可以验证一个项目的逻辑功能是否正确。时序仿真又称为后仿真，是在考虑了具体适配器件的各种延时的情况下进行的仿真。7.2.4功能仿真和时序仿真7.2MAX+plus

Ⅱ操作示例7.2.4功能仿真和时序仿真7.2MAX+plus

1.选择欲仿真的引脚节点信号选择菜单File/New/WaveformEditorFile命令7.2.4功能仿真和时序仿真7.2MAX+plus

Ⅱ操作示例7.2.4功能仿真和时序仿真7.2MAX+plus

7.2.4功能仿真和时序仿真7.2MAX+plus

Ⅱ操作示例7.2.4功能仿真和时序仿真7.2MAX+plus

2.编辑输入信号的波形图7.2.4功能仿真和时序仿真7.2MAX+plus

Ⅱ操作示例2.编辑输入信号的波形图7.2.4功能仿真和时序仿真73.进行仿真7.2.4功能仿真和时序仿真7.2MAX+plus

Ⅱ操作示例7.2.4功能仿真和时序仿真7.2MAX+plus

编译完成后，可以利用定时分析器来分析所设计项目的时域性能。MAX+plus

Ⅱ的定时分析器提供了3种分析模式，7.2.5进行芯片的延时分析7.2MAX+plus

Ⅱ操作示例7.2.5进行芯片的延时分析7.2MAX+plus

7.2.6分配芯片的引脚7.2MAX+plus

Ⅱ操作示例7.2.6分配芯片的引脚7.2MAX+plus

Ⅱ操分配芯片的引脚有多种方法，下面使用底层编辑器（FloorplanEditor）对芯片的引脚进行设置。底层编辑器提供两种显示方式：器件视图（DeviceView）和逻辑阵列块视图（LABView）7.2.6分配芯片的引脚7.2MAX+plus

Ⅱ操作示例7.2.6分配芯片的引脚7.2MAX+plus

Ⅱ操7.2.6分配芯片的引脚7.2MAX+plus

Ⅱ操作示例7.2.6分配芯片的引脚7.2MAX+plus

Ⅱ操

7.2MAX+plus

Ⅱ操作示例

7.2MAX+plus

Ⅱ操作示例

7.2MAX+plus

Ⅱ操作示例7.2.7下载配置文件到芯片7.2MAX+plus

Ⅱ操作示例7.2.7下载配置7.2MAX+plus

Ⅱ操作示例7.2.7下载配置文件到芯片7.2MAX+plus

Ⅱ操作示例7.2.7下载配置7.3QUARTUS

Ⅱ软件综述QUARTUS

Ⅱ具有以下特点：支持多时钟定时分析、LogicLock基于块的设计、SoPC（片上可编程系统），内嵌SignalTAP

Ⅱ逻辑分析器、功率估计器等高级工具。易于引脚分配和时序约束。强大的HDL综合能力。包含有MAX+plus

Ⅱ的GUI，且易于MAX+plus

Ⅱ的工程平稳地过渡到QUARTUS

Ⅱ开发环境。文持的器件种类众多。支持Windows、Solaris、Hpux和Linux等多种操作系统。支持第三方工具，如综合、仿真等的链接。7.3.1QUARTUS

Ⅱ软件的特点及支持的器件7.3QUARTUS

Ⅱ软件综述QUARTUS

Ⅱ具有以7.3QUARTUS

Ⅱ软件综述Altera的QUARTUS

Ⅱ软件提供完整的多平台设计环境，可以轻易地满足特定的设计需求，是SoPC设计的综合性环境。此外，QUARTUS

Ⅱ软件允许用户在设计流程的每个阶段使用QUARTUS

Ⅱ软件图形用户界面、EDA工具界面或命令行方式

7.3.2QUARTUS

Ⅱ的集成工具及其基本功能7.3QUARTUS

Ⅱ软件综述7.3.2QUART7.4ispEXPERT使用简介7.4.1使用ispEXPERT进行原理图输入7.4ispEXPERT使用简介7.4.1使用isp7.4ispEXPERT使用简介7.4.1使用ispEXPERT进行原理图输入7.4ispEXPERT使用简介7.4.1使用isp7.4ispEXPERT使用简介7.4.1使用ispEXPERT进行原理图输入7.4ispEXPERT使用简介7.4.1使用isp7.4ispEXPERT使用简介7.4.1使用ispEXPERT进行原理图输入7.4ispEXPERT使用简介7.4.1使用isp7.4ispEXPERT使用简介7.4.2编译和仿真7.4ispEXPERT使用简介7.4.2编译和仿真7.4ispEXPERT使用简介（1）在编译项目文件之前，首先应编写仿真测试向量文件（2）编译原理图与测试向量文件（3）对所设计的电路进行功能仿真

7.4.2编译和仿真7.4ispEXPERT使用简介7.4.2编译和仿真7.4ispEXPERT使用简介在对器件进行编程之前，应选具备以下条件：安装有Windows9x/ME/2000/XP和IspExpert软件的计算机一台。连接于计算机并行口的ISP编程电缆。带有ISP接口的目标硬件（如实验箱）。待编程器件的JEDEC文件7.4.3设计电路下载到器件7.4ispEXPERT使用简介7.4.3设计电路下7.4ispEXPERT使用简介7.4ispEXPERT使用简介7.5ISE软件综述ISE软件的主要特点①它是一个集成环境，可以完成整个FPGA/CPLD开发过程。ISE集成了很多著名的FPGA/CPLD设计工具，根据设计流程合理应用这些工具，会使工程师的设计工作如鱼得水。②ISE界面风格简洁流畅，易学易用，秉承了可视化编程技术，根据设计流程而组织，整个设计过程只需按照界面组织结构，依次单击相应的按钮或选择相应的选项即可。③ISE有丰富的在线帮助信息，结合Xilinx的技术文持网站，设计过程中可能遇到的问题一般都能得到很好的解决。④强大的设计辅助功能。ISE秉承了Xilinx设计软件的强大辅助功能。在编写代码时，可以使用编写向导生成文件头和模块框架，也可使用语言模板（LanguageTemplate）编写代码。7.5.1ISE软件的特点及支持的器件7.5ISE软件综述ISE软件的主要特点7.5.1I7.5ISE软件综述ISE5.x支持的器件ISE5.x支持所有Xilinx的FPGA/CPLD主流产品，不再支持逐步淘汰的Spartan、SpartanXL和XC4000E/EX/L/XL/XLA系列的FPGA。如果用户仍在使用上述老型号FPGA，必须安装ISE4等早期产品。ISE5.x支持如下系列的FPGA/CPLD：Virtex、Virtex-E、Virtex2和Virtex2Pro。Spartan2、Spartan2E。CPLD（9500、9500XL、9500XV）、CoolRunnerXPLA3和CoolRunner11。7.5.1ISE软件的特点及支持的器件7.5ISE软件综述ISE5.x支持的器件7.5.1ISE

5.x的集成工具主要分为设计输入工具、综合工具、仿真工具、实现工具和辅助设计工具等5类。（1）设计输入工具（2）综合工具（3）仿真工具（4）实现工具（5）辅助设计工具7.5.2ISE

5.x的集成工具及其基本功能

7.5ISE软件综述7.5.2ISE

5.x的集成工具及其基本功能7.5第七章结束谢谢大家！第七章结束谢谢大家！

《电子系统设计与实践》

第7章EDA设计软件

《电子系统设计与实践》

第7章EDA设计软件MAX+plus

Ⅱ是Altera公司推出的PLD开发工具，具有功能强大，简便易学的特点。MAX+plus

Ⅱ由设计输入、项目编译、项目校验和器件编程四部分组成。7.1.1MAX+plus

Ⅱ概述7.1MAX+plus

Ⅱ使用简介7.1.1MAX+plus

Ⅱ概述7.1MAX+pl（1）原理图输入与符号编辑（2）硬件描述语言输入（3）设计的波形输入（4）底层编辑（5）网表输入7.1.1MAX+plus

Ⅱ概述7.1MAX+plus

Ⅱ使用简介7.1.1MAX+plus

Ⅱ概述7.1MAX+pl7.1.2开发流程7.1MAX+plus

Ⅱ使用简介7.1.2开发流程7.1MAX+plus

Ⅱ使用简介7.1.3MAX+plus

Ⅱ管理器窗口7.1MAX+plus

Ⅱ使用简介7.1.3MAX+plus

Ⅱ管理器窗口7.1MAXMAX+plus

Ⅱ软件的操作如下：建立一个新的设计项目。生成一个新的原理图文件（使用GraphicEditor）。编译设计项目（使用Compiler）。仿真验证设计的正确性（使用WaveformEditor、Simulator）。进行芯片的延时分析（使用TimingAnalyzer）。分配芯片的管脚（使用FloorplanEditor）。下载程序到芯片（使用Programmer）7.2.1指定设计项目名称7.2MAX+plus

Ⅱ操作示例7.2.1指定设计项目名称7.2MAX+plus

Ⅱ选择菜单File/ProjectName命令，将出现ProjectName对话框，如图7.2.1所示。在ProjectName框中输入设计项目名。单击OK，这时MAX+plus

Ⅱ的标题条将显示新的项目名字。7.2.1指定设计项目名称7.2MAX+plus

Ⅱ操作示例7.2.1指定设计项目名称7.2MAX+plus

Ⅱ7.2.2生成一个新的原理图文件7.2MAX+plus

Ⅱ操作示例7.2.2生成一个新的原理图文件7.2MAX+plu1.调用库元件和输入/输出端口2.画连线3.为引脚和节点命名4.保存文件5.创建一个默认的逻辑符号7.2.2生成一个新的原理图文件7.2MAX+plus

Ⅱ操作示例7.2.2生成一个新的原理图文件7.2MAX+plu1.打开编译器窗口2.编译器的选项设置3.器件的引脚分配4.选择一种全局逻辑综合方式5.设置全局定时要求（对MAX器件，此项无效）6.指定报告文件中报告的内容7.运行编译器7.2.3编译设计项目7.2MAX+plus

Ⅱ操作示例7.2.3编译设计项目7.2MAX+plus

Ⅱ操作7.2.3编译设计项目7.2MAX+plus

Ⅱ操作示例7.2.3编译设计项目7.2MAX+plus

Ⅱ操作7.2.3编译设计项目7.2MAX+plus

Ⅱ操作示例7.2.3编译设计项目7.2MAX+plus

Ⅱ操作7.2.3编译设计项目7.2MAX+plus

Ⅱ操作示例7.2.3编译设计项目7.2MAX+plus

Ⅱ操作7.2.3编译设计项目7.2MAX+plus

Ⅱ操作示例7.2.3编译设计项目7.2MAX+plus

Ⅱ操作仿真包括功能仿真和时序仿真。功能仿真又称为前仿真，是在不考虑器件延时的理想情况下进行的逻辑验证。功能仿真可以验证一个项目的逻辑功能是否正确。时序仿真又称为后仿真，是在考虑了具体适配器件的各种延时的情况下进行的仿真。7.2.4功能仿真和时序仿真7.2MAX+plus

Ⅱ操作示例7.2.4功能仿真和时序仿真7.2MAX+plus

1.选择欲仿真的引脚节点信号选择菜单File/New/WaveformEditorFile命令7.2.4功能仿真和时序仿真7.2MAX+plus

Ⅱ操作示例7.2.4功能仿真和时序仿真7.2MAX+plus

7.2.4功能仿真和时序仿真7.2MAX+plus

Ⅱ操作示例7.2.4功能仿真和时序仿真7.2MAX+plus

2.编辑输入信号的波形图7.2.4功能仿真和时序仿真7.2MAX+plus

Ⅱ操作示例2.编辑输入信号的波形图7.2.4功能仿真和时序仿真73.进行仿真7.2.4功能仿真和时序仿真7.2MAX+plus

Ⅱ操作示例7.2.4功能仿真和时序仿真7.2MAX+plus

编译完成后，可以利用定时分析器来分析所设计项目的时域性能。MAX+plus

Ⅱ的定时分析器提供了3种分析模式，7.2.5进行芯片的延时分析7.2MAX+plus

Ⅱ操作示例7.2.5进行芯片的延时分析7.2MAX+plus

7.2.6分配芯片的引脚7.2MAX+plus

Ⅱ操作示例7.2.6分配芯片的引脚7.2MAX+plus

Ⅱ操分配芯片的引脚有多种方法，下面使用底层编辑器（FloorplanEditor）对芯片的引脚进行设置。底层编辑器提供两种显示方式：器件视图（DeviceView）和逻辑阵列块视图（LABView）7.2.6分配芯片的引脚7.2MAX+plus

Ⅱ操作示例7.2.6分配芯片的引脚7.2MAX+plus

Ⅱ操7.2.6分配芯片的引脚7.2MAX+plus

Ⅱ操作示例7.2.6分配芯片的引脚7.2MAX+plus

Ⅱ操

7.2MAX+plus

Ⅱ操作示例

7.2MAX+plus

Ⅱ操作示例

7.2MAX+plus

Ⅱ操作示例7.2.7下载配置文件到芯片7.2MAX+plus

Ⅱ操作示例7.2.7下载配置7.2MAX+plus

Ⅱ操作示例7.2.7下载配置文件到芯片7.2MAX+plus

Ⅱ操作示例7.2.7下载配置7.3QUARTUS

Ⅱ软件综述QUARTUS

Ⅱ具有以下特点：支持多时钟定时分析、LogicLock基于块的设计、SoPC（片上可编程系统），内嵌SignalTAP

Ⅱ逻辑分析器、功率估计器等高级工具。易于引脚分配和时序约束。强大的HDL综合能力。包含有MAX+plus

Ⅱ的GUI，且易于MAX+plus

Ⅱ的工程平稳地过渡到QUARTUS

Ⅱ开发环境。文持的器件种类众多。支持Windows、Solaris、Hpux和Linux等多种操作系统。支持第三方工具，如综合、仿真等的链接。7.3.1QUARTUS

Ⅱ软件的特点及支持的器件7.3QUARTUS

Ⅱ软件综述QUARTUS

Ⅱ具有以7.3QUARTUS

Ⅱ软件综述Altera的QUARTUS

Ⅱ软件提供完整的多平台设计环境，可以轻易地满足特定的设计需求，是SoPC设计的综合性环境。此外，QUARTUS

Ⅱ软件允许用户在设计流程的每个阶段使用QUARTUS

Ⅱ软件图形用户界面、EDA工具界面或命令行方式

7.3.2QUARTUS

Ⅱ的集成工具及其基本功能7.3QUARTUS

Ⅱ软件综述7.3.2QUART7.4ispEXPERT使用简介7.4.1使用ispEXPERT进行原理图输入7.4ispEXPERT使用简介7.4.1使用isp7.4ispEXPERT使用简介7.4.1使用ispEXPERT进行原理图输入7.4ispEXPERT使用简介7.4.1使用isp7.4ispEXPERT使用简介7.4.1使用ispEXPERT进行原理图输入7.4ispEXPERT使用简介7.4.1使用isp7.4ispEXPERT使用简介7.4.1使用ispEXPERT进行原理图输入7.4ispEXPERT使用简介7.4.1使用isp7.4ispEXPERT使用简介7.4.2编译和仿真7.4ispEXPERT使用简介7.4.2编译和仿真7.4ispEXPERT使用简介（1）在编译项目文件之前，首先应编写仿真测试向量文件（2）编译原理图与测试向量文件（3）对所设计的电路进行功能仿真

7.4.2编译和仿真7.4ispEXPERT使用简介7.4.2编译和仿真7.4ispEXPERT使用简介在对器件进行编程之前，应选具备以下条件：安装有Windows9x/ME/2000/XP和IspExpert软件的计算机一台。连接于计算机并行口的ISP编程电缆。带有ISP接口的目标硬件（如实验箱）。待编程器件的JEDEC文件7.4.3设计电路下载到器件7.4ispEXPERT使用简介7.4.3设计电路下7.4ispEX