数电基础总复习课程课件

数字电子学基础总复习1一、 教学目标

《数字电子学基础》是电子类及其他相关各专业的一门必修的技术基础课，通过本课程的学习使学生掌握逻辑代数基础和数字集成电路的基本原理与特性，掌握组合逻辑电路和时序逻辑电路分析与设计的一整套理论和方法，熟悉编码器、译码器、运算器、比较器、计数器、存储器等常用数字逻辑部件的功能与特点，培养其综合运用能力，为《计算机组成原理》、《计算机体系结构》、《计算机接口技术》、《计算机网络与通信》、《数字集成电路设计》等后续相关课程的学习奠定理论基础，为未来的工程设计与应用打下良好的实践基础。2二、教学内容第一章 布尔代数与逻辑函数第二章 逻辑门电路第三章 组合逻辑电路第四章 集成触发器第五章 同步时序逻辑电路第六章 异步时序逻辑电路第七章 半导体存储器第八章 可编程逻辑器件（PLD）第九章 EDA3总复习4

2.8逻辑变换

2.2逻辑代数的基本公理及基本定理

2.4逻辑函数的表示及逻辑演算

2.6逻辑函数的卡诺图化简法

2.7逻辑函数的Q-M表化简法

2.5逻辑函数的公式化简法主要内容2.1逻辑代数的基本运算2.3逻辑代数的基本规则及基本公式第一章 布尔代数与逻辑函数5逻辑代数的基本定理(律)对偶A*0=0A*1=AA*A=AA*(A+B)=AA*B=B*AA*(B*C)=(A*B)*CA+BC=(A+B)(A+C)A*A=0A=AAB=A+B8.结合律

A+(B+C)=(A+B)+C1.01律

A+1=12.同一律

A+0=A3.重叠律

A+A=A6.吸收律

A+AB=A7.交换律

A+B=B+A9.分配律

A(B+C)=AB+AC4.互补律

A+A=1

5.否定律A=A10.反演律

A+B=A*B

（摩根律）—（扩展）6逻辑代数的常用公式1.A+AB=A+B(消元)2.A+AB=A(消项)4.AB+AC+BC=AB+AC（冗余定理）3.AB+AB=A(并项)7逻辑函数的公式化简法并项法消项法消元法配项法AB+AC+BC

=AB+ACA+AB=A+BA+AB=AA+A=AAB+AB=BA=A+AA=A+ABAB+AC=AB+AC+BC

8逻辑函数的卡诺图化简法9最小项最小项为1时，输入变量的值十进制数iABC00000011010201131004101511061117

最小项10最大项最大项为0时输入变量的值十进制数iABC00000011010201131004101511061117最大项110000000100110010011001110101010011001101111111101010101110011000格雷码0000010110101101111011000000132675400189111014151312011242527263031292801016171918222321201104849515054555352111565759586263616010140414342464745441003233353438393736ABCDEF六变量卡卡诺图12卡诺图法法化简步步骤建立该逻逻辑函数数的卡诺诺图按最大范范围合并并最小（（大）项项—确定定素项寻找实质质素项（（剔除非非实质素素项）确定最小小实质素素项集——与（或））项数目目最少每个与（（或）项项所包含含的变量量最少这些与（（或）项项应包含含逻辑函函数的所所有最小小（大）项项，构成成该逻辑辑函数的的最小闭闭覆盖。。写出该逻逻辑函数数的最简简表达式式（最小实质素项项集）13例:CD

AB0001111000101001111111101110010014例:F=Σm(0,4,5,7,9,12,13,14)=Π(1,2,3,6,8,10,11,15)其中a为非实质质素项（冗余项项）110111111110110010110100ABCDbdcea=Σ(b,c,d,e)=Σ(a,b,c,d,e)15逻辑变变换与或式式：或与式式：与非——与非非式：：或非——或非非式：：与或非非式：：161)最简与与或2)与非—与非3)或与4)或非—或非5)与或非非17第二章章逻逻辑门门电路路二极管管、三三极管管、MOS管的开开关等等效及及开关关特性性；TTL逻辑门门的电电路组组成、、工作作原理理、电电气特特性（（传传输特特性、、输入入特性性、输输出特特性））及逻逻辑扩扩展；；CMOS门的组组成原原理及及逻辑辑扩展展。18VON=0.7V截止状状态导通状态二极管管的开开关等等效NMOS管的转转移特特性19三极管管的开开关等等效OFFONEBC三点断断开EBC三点接接通Vcc/RCIceβIbeIce0Ice0.3vVce0.3—VccVceVccVce0.7vVbe0.6vVbe0vVbe饱和区放大区截止区CBEEBC20输入级分相级输出级TTL基本门门––74系列列212.输输入入负载载特性性1.传传输输特性性vth22带缓冲冲极的的CMOS与非门门带缓冲冲极的的CMOS或非门门23第三章章组组合逻逻辑电电路组合逻逻辑电电路的的一般般分析析方法法和设设计步步骤；；常用逻逻辑部部件如如编码码器、、译码码器、、运算算器、、比较较器、、多路路数据据选择择器、、代码码转换换器、、奇偶偶发生生器/奇偶偶校验验器及及典型型MSI的功能能、特特点及及应用用；采用典典型MSI进行组组合逻逻辑设设计的的原理理与方方法；；组合网网络中中的竞竞争冒冒险问问题及及其消消除。。24逻辑抽象实际问题真值表逻辑图化简变换最简表达式适当形式的表达式用SSI实现用MSI实现

逻辑化简功能判断

逻辑变换公式化简逻辑表达式卡诺图化简真值表设计步步骤分析方方法25全加器器

一

位

全

加

器

真

值

表

输入

输出

Ai

Bi

CI

CO

S

0

0

0

0

0

0

0

1

0

1

0

1

0

0

1

0

1

1

1

0

1

0

0

0

1

1

0

1

1

0

1

1

0

1

0

1

1

1

1

1

26利用卡卡诺图图化简简为：：

SCO27

SCO利用卡卡诺图图化简简为：：28多位加加法器器串行进位加法器CoSCoSCoSABCoSCiCOS3S2S1S0A0B0A1B1A2B2A3B3ABCi

ABCiABCi串行进进位加加法器器的最最大缺缺点是是速度度慢，，29多位加加法器器串行进位加法器CoSCoSCoSABCoSCiCOS3S2S1S0A0B0A1B1A2B2A3B3ABCi

ABCiABCi串行进进位加加法器器的最最大缺缺点是是运算算速度度慢，，每次次运算算需要要四个个全加加器的的传输输时间间;提高运运算速速度的的方法法是先先行进进位。。30四位全加器CIA0A1A2A3B0B1B2B3COS0S1S2S374LS28331有使能能的3/8线译译码器器74LS138功能表表74LS138A0A1A2S13274153多路数数据选选择器器33第四章章集集成触触发器器触发器器的时时序分分析方方法；；RS、、D、、T、、JK触发器器的功功能及及特点点;状态表表、状状态图图、状状态方方程、、时序序图和和激厉厉表的的运运用及及相互互转换换；主从工工作方方式及及维持持阻塞塞线路路克服服空翻翻的原原理。。34&&QG1G2与非门门构成成的基基本RS触发器器当=1，=0时，Q=0，=1当=0，=1时，Q=1，=0当=0，=0时，Q=1，=1信号消失后状态不确定，基本RS触发器器的电电路结结构与与工作作原理理记忆置位复位基本RS触发器特性表原态次态禁用（禁用用！））置位复位当=1，=1时，Q=Q，=稳态35触发器器的逻逻辑功功能及及描述述方法法S=1,R=001S=0,R=1S=,R=0S=0,R=同步RS触发器器的特性方方程1.同步RS触发器器2.D触发器器D触发器器的特性方方程01D=0D=0D=1D=1363.JK触发器器JK触发器器的特特性方方程JK触发器器的状态转转换图图01J=,K=0J=0,K=J=1,K=J=,K=1KJ

Qn0

00

01

11

10

0

0

1

1

0

1

1

1

0

0

4.T触发器器T触发器器的特性方方程01T=0T=0T=1T=137触发器器的特特性表表RSQn+100Qn01110011╳DQn+10011╳00010101Qn11Qn+1SDRDQn1Qn0Qn+1TQn11001110Qn00Qn+1JK38第五章章同同步时时序逻逻辑电电路同步时时序逻逻辑电电路的的模型型；同步时时序逻逻辑电电路分分析的的一般般方法法；常见时时序逻逻辑电电路如如：各各种进进制计计数器器、移移位型型计数数器、、序列列产生生器、、序列列滤波波器等等的功功能、、特点点与应应用；；同步时时序逻逻辑电电路设设计的的一般般步骤骤；逻辑描描述、、状态态定义义、状状态化化简、、状态态分配配、激激励方方程求求解解及逻逻辑电电路的的工程程实现现；异步时时序逻逻辑电电路分分析与与设计计的方方法和和特点点。39列系统统（即即刻））输出出方程程列驱动动方程程列系统统状态态方程程列系统统状态态表画系统统状态态（时时序））流程程图判断时时序逻逻辑功功能（（读图图）时序逻逻辑分析方方法：：40同步时序逻逻辑设设计步骤逻辑描描述（（状态态图））状态化化简状态编码状态求求解(通过卡卡诺图图求状状态方方程)驱动方方程求求解（（选FF、求驱动动方程程）画逻辑辑图41状态化化简：：先按输输入/输出相相同分分类，，再按到达的的新状态相相同分类，，逐次寻找等等价类的过过程叫状态态化简。等价状态：在相同的输输入下具有有相同的输输出、并且且到达的新新状态也也相同的状状态集合。。42状态化简：00CP·XZABCD00000010101111原始状态图110000000110简化状态图43状态化简：：D/1A/0DD/1A/0CC/0A/0BB/0A/0A10原始状态表C’/1A/0C’C’/0A/0BB/0A/0A10简化状态表*Q—现态；Q’—次态44状态编码：：××/×××/×1110/100/01010/000/00101/000/00010/Z110000000110简化状态图45状态求解10

1000

101010××

11××

11××1100

0100

01100100

0010

000000101010XQ1XQ2X1XQ1X0461.若选用JK:2.若选用D:3.若选用T:4774161功能表C

PE

PE

T工作状态0置零10预置数1101保持110保

持（C=0）1111计数

D0D1D2D3

Q0Q1Q2Q3EPETCP74161

计数输入进位输出4874160功能表

D0D1D2D3

Q0Q1Q2Q3EPETCP74160计数输入进位输出C

PE

PE

T工作状态0置零10预置数1101保持110保

持（C=0）1111计数49第六章异步时序逻逻辑电路异步时序逻逻辑电路分分析与设计计的特点50第七章半半导体存储储器RAM、ROM的结构、原原理及使用用方法;PROM、、EPROM、E2PROM、、FLASH原理与应用用。51ROM—ReadOnlyMemory(掩膜ROM)PROM---ProgrammableROM(可编程ROM)EPROM---ErasablePROM(可擦除可编编程ROM)E2PROM—ElectricllyErasablePROM(电可擦除可可编程ROM)静态RAM（SRAM——StaticRandomAccessMemory）动态RAM（DRAM--DynamicRandomAccessMemory）FlashMemory只读存储器器：随机存取存存储器RAM52RAM的结构和工工作原理随机存取存存储器RAM53只读存储器器ROM—ReadOnlyMemory固定只读存存储器ROMROM电路包含：：地址译码器器、存储矩矩阵、输出出缓冲器器54可编程只读读存储器（（PROM）常用符号与门输出恒等于零的与门或门互补输出的缓冲器三态输出的缓冲器55PROM阵列图A1A0WiD3D2D1D000

0000001

1000110

2010011

31001A1A0D3D2D1D0与固定或编程56第八章可可编程逻辑辑器件（PLD）PLA、PAL、GAL的结构、原原理与应用用。57第八章可可编程逻辑辑器件8.1概述8.2PLD(ProgrammableLogicDevice)可编程逻辑辑器件8.3PLA（ProgrammableLogicArray)可编程逻辑辑阵列8.4PAL(ProgrammableArrayLogic)可编程阵列列逻辑8.5GAL（GeneralArrayLogic)通用阵列逻逻辑8.6EPLD(ErasableProgrammableLogicDevice)可擦可编逻逻辑器件8.7FPGA(FieldProgrammableGateArray)现场可编程程门阵列58PROM阵列图A1A0WiD3D2D1D000

0000001

1000110

2010011

31