最小系统-k60中英文参考0adenglish

手动子操作自动子操作对 进行写操作来设置 使得它可以自动执行子操作来获得需要的功能第34章模拟到数字转换引特位、8位的单工模式。模块示意图34-1ADC34-1ADCADC信号描ADC424个单向输入，每个不同的对要求两个输入，DADPx和DADMx。ADC也需要四个提供/接口/场地。IIIIIII类比电源的VDD上。如果外部有效，则将VDDA引脚连接到同一有效电压上作为VDD.外部滤波必须保证清除VDDA的毛刺来保证得到有效的结果。类比场地有效电压接口对于转炉来说，VREFSHVREFSL分别对应高电压和低电压。ADC能够配置可接收VREFSHVREFSL中的一对。每对都带有一个有效的接口并且当电压做为VSSA时也有效。两对的电压是外VREFH和VREFL还有可选VALTHVALTL。SC2REFSEL可以对电压的接口进行选择。可选电压接口对可以选择额外的外部引脚或信息，该特征只有电压接口作为MCU特殊通途的时候才有效。在一些封装中，VREFHVDDA上，VREFLVSSA上的。入股哦外部电压有效，则有效接口就可以连接到外部电压上用作VDDA，或者被外部电压驱动在最小Ref高电压和有效VDDA之间的一个水平（VREFH不会超过VDDA。将场地接口连接到同一有效电压上作为VSSA。类比通道输入双工类比通道输入ADC模块支持4个双工类比输入。每个双工类比输入是一对外部引脚（DADPxDADMx时可改变ADCH通道位的状态来选择双工输入。当DIFF位为低时DADPx是作为单工ADCx器映章节/RRADCPGA RRADCPGA ADC状态控制寄存器的转换。SC1A寄存器可以用作硬件激活操作模式。SC1B-SC1n提示有效的多功能寄寄存器号的。SC1n寄存器有色别位，在“-pong”中用进入控制寄存器ADC操作。在Sc1nADCSC1n有效控制进行写操作。在激活模式下（ADTRG=0，对寄存器SC1A进行写的时候会开始一个新存器进行写操作。在激活操作模式下不用SC1B-SC1n寄存器，因此对SC1B-SC1n进行地址：ADC0_SC1A-4003_B000h基址+0h偏移量=4003_B000hADC0_SC1B-4003_B000h基址+4h偏移量=4003_B004hADC1_SC1A-400B_B000h基址+0h偏移量=400B_B000hADC1_SC1B-400B_B000h基址+4h偏移量=400B_B004hD31-D7写无效，D31-D80.D7COCO，D6定义DIFF，D4-D0定义ADCH，复位之后各位都为ADCx_SC1n位31-8保7COCO（ACF0（VG0）（ACF1）O（VG1只COCOS1ACOCSC1An读操作都会清除标记位COCO。6AIEN使能转换完成中断。当AIEN为高时置位COCO就会一个中断5DIFF配置ADC在双工模式下进行操作。当配置有效时，该模式会自动选择4- 00000当DIFF=0，DADP0选择为输入；当DIFF=1，DAD0选择为输入00001当DIFF=0，DADP1选择为输入；当DIFF=1，DAD1选择为输入00010当DIFF=0，DADP2选择为输入；当DIFF=1，DAD2选择为输入00011当DIFF=0，DADP3选择为输入DIFF=1，DAD3选择为输入。DAD0-DAD3与输入引脚对DADPx和DADMx有关。00100当DIFF=0，AD4选择为输入；当DIFF=1，该位保留00101当DIFF=0，AD5选择为输入；当DIFF=1，该为保留00110当DIFF=0，AD6选择为输入；当DIFF=1，该为保留00111DIFF=0，AD7选择为输入；当DIFF=1，该为保留01000当DIFF=0，AD8选择为输入；当DIFF=1，该位保留01001当DIFF=0，AD9选择为输入；当DIFF=1，该位保留01010当DIFF=0，AD10选择为输入；当DIFF=1，该位保留01011当DIFF=0，AD11选择为输入；当DIFF=1，该位保留01100当DIFF=0，AD12选择为输入；当DIFF=1，该位保留01101当DIFF=0，AD13选择为输入；当DIFF=1，该位保留01110DIFF=0，AD14选择为输入；当DIFF=1，该位保留01111当DIFF=0，AD15选择为输入；当DIFF=1，该位保留10000当DIFF=0，AD16选择为输入；当DIFF=1，该位保留10001当DIFF=0，AD17选择为输入；当DIFF=1，该位保留10010当DIFF=0，AD18选择为输入；当DIFF=1，该位保留10011DIFF=0，AD19选择为输入；当DIFF=1，该位保留10100当DIFF=0，AD20选择为输入；当DIFF=1，该位保留10101当DIFF=0，AD21选择为输入；当DIFF=1，该位保留10110DIFF=0，AD22选择为输入；当DIFF=1，该位保留10111DIFF=0，AD23选择为输入；当DIFF=1，该位保留11000保留11001保留11010当DIFF=0，温度传感器选择为输入；当DIFF=1，温度传感器选择为输入11011DIFF=0，Bandgap选择为输入；当DIFF=1，Bandga选择为输入1110011101DIFF=0，VEREFSH选择为输入；当DIFF=1，-VREFSH选择为输入。在SC2寄存器中电压接口由REFSL位决定。11110当DIFF=0，VREFSL选择作为输入；当DIFF=1,该位保留。在寄存器SC2中电压接口选择由REFSEL决定。11111模块停止工作ADC配置寄存器地址：ADC0_CFG1—4003_B000h基址+8h偏移量=4003_B008hADC1_CFG1—400B_B000h基址+8h偏移量=400B_B008hD31-D80写无效。D7ADLPC，D6-D5ADIV，D4ADLSMP，D3-D2MODE，D1-D0ADICLK。复位后各位位31-8保为7 0正常供电配置6-ADIV选择ADC使用的分配频率处理时钟ADCK。00分配比率为1时钟比率为输入时钟。012时候比率为输入时钟104时钟比率为输入时钟118时钟比率为输入时钟40短时间采样1长时间采样3-MODE为用作选择ADC需要的模式00当DIFF=08为转换；当DIFF=12s9位双工转换01当DIFF=0：为单工12位转换；当DIFF=12s13位双工转换1-0001总线时钟配置寄存器CFG2寄存器为高速转换选择特定的高速配置，在长采样模式下选择长时间持续采样。地址：ADC0_CFG2—4003_B000h基址+Ch偏移量=4003_B00Ch寄存器D31-D5各位读为0写无效，D4定义MUXSELD3定义ADACKEND2定义D1-D0定义ADLSTS.位31-5保为4ADC复用选择位用于ADC复用用于ADC通道0选择ADxxa通道1选择ADxxb通道3ADACKEN可以使能一步时钟源，时钟源时钟输出与转换无关，同时输入时0取消异步时钟输出；只有ADICLK选择异步时钟才有效同时转换也有效1不管ADC20选择正常转换次序1选择高速转换次序1-000112个ADCK周期；总共16个ADCK周期的采样时间ADC数据结果寄存器数据结果寄存器带有ADC2s10位的单工模式时，D[15:10]会被清除。当配置成11位的双工模式时，D[15:10]会携带信号位。表34-44描述了数据结果寄存器在不同的34-44式SDDDDDDDDDDDDDDD偿DDDDDDDDDDDDDDDD齐SSSSDDDDDDDDDDDD偿0000DDDDDDDDDDDDSSSSSDDDDDDDDDDD偿工000000DDDDDDDDDD号齐9位SSSSSSSDDDDDDDDD8位0000000DDDDDDDDD齐注意：S：信号位或者信号D地址：ADC0_RA—4003_B000h基址+10h偏移量=4003_B010hADC0_RA—4003_B000h基址+14h偏移量=4003_B014hADCx_Rn位31-16保15-比较值寄存器比较值寄存器（CV1CV2）带有一个比较值，当比较功能有效时可以与转换结果的地址：ADC0_CV1—4003_B000h基址+18h偏移量=4003_B018hADC0_CV2—4003_B000h基址+1Ch偏移量=4003_B01ChADC1_CV1—4003_B000h基址+18h偏移量=400B_B018h位31-为15-V状态控制寄存器SC2寄存器有转换执行，硬件/激活选择，比较功能和ADC模块的电压接口选择地址：ADC0_SC2—4003_B000h基址+20h偏移量=4003_B020hADC1_SC2—400B_B000h基址+20h偏移量=400B_B020hD31-D80写无效，D7ADACT，写无效。D6ADTRG，D5位31-8保7转换完成或者取消时，ADACT就会被置0.6ADTRG选择激活类型用于开始一个转换操作。两个激活类型都是可选择的：激活和硬件激活。当选择激活时，转换就会根据对SC1A的写操作开始执行。当选择硬件激活时，当一个ADHWTSn输入脉冲结束之后，转换就会根据有效的ADHWT输入开始执行。选择激活54值的。为了使ACFGT有效，ACFE位必须置位。配置高于或等于功能需求，他们都包括寄存器CV1CV2中值的功能3ACREN配置比较功能用于检查被管理的输入结果转换时在区域之间还是之外，这个区间是由ACFGT的值通过比较寄存器CV1和CV2决定。ACFE位必须置位以保证ACFGT有效。区域功能有效。比较值寄存器CV1与CV2都做比较2DMA有效，同时在ADC转换完成期间会维持ADCDMA请求有效1-00的源。状态控制寄存器SC3ADC模块的校对、持续转换、硬件均值功能。地址：ADC0_SC3—4003_B000h基址+24h偏移量=4003_B024hADC1_SC3—400B_B000h基址+24h偏移量寄存器的D31-D8和D5-D4各位读0写无效，D7定义CAL，D6定义CALFD3定义位31-8保7CAL就开始校对持续。校对在进行的时候该位保持1，当校对持续完成之后该位清零。必须检查CALF位来确定校对次序的几正确。一旦开始，校对的操作不能被写操作中断，结果必须有效并且CALF位置位。设置CAL6CALF会显示校对次序的结果。如果ADTRG=1时表示校对次序失败，说明有ADC寄器在进行写操作，或者是在校对次序完成之前有停止模式进入。对该位1操作可以清校对失败。不要求ADC的精确说明5-4保320取消硬件均值功能1硬件均值功能有效1-ADC偏移量修正寄存器ADC偏移量修正寄存器（OFS）带有选择的用户或者处理校对偏移量错误的修正值。地址：ADC0_OFS—4003_B000h基址+28h偏移量=4003_B028h位31-16保15-0ADC向增益寄存器ADCx_PG位31-16保15-0ADC地址：ADC0_MG—4003_B000h基址+30h偏移量=4003_B030h位31-16保为15-0ADC正向增益通用校验值寄存器，CLPx地址：ADC0_CLPD—4003_B000h基址+34h偏移量=4003_B034hADC1_CLPD—400B_B000h基址+34h偏移量=400B_B034h位31-6保为5-0ADC正向增益通用校验值寄存器地址：ADC0_CLPS—4003_B000h基址+38h偏移量=4003_B038h位31-6保为5-0ADC正向增益通用校验值寄存器地址：ADC0_CLP4—4003_B000h基址+3Ch偏移量=4003_B03h位31-10保为9-0ADC正向增益通用校验值寄存器地址：ADC0_CLP3—4003_B000h基址+40h偏移量=4003_B040hADCx_CLP3位31-9保为8-0ADC正向增益通用校验值寄存器地址：ADC0_CLP2—4003_B000h基址+44h偏移量=4003_B044h位31-8保为7-0ADC正向增益通用校验值寄存器地址：ADC0_CLP1—4003_B000h基址+48h偏移量=4003_B048h位31-7保为6-0ADC正向增益通用校验值寄存器ADCx_CLP0位31-6保为5-0ADCPGA寄存器地址：ADC0_PAG—4003_B000h基址+50h偏移量=4003_B050hADCx_PGA位31-24保为2322保21保20保19-16PGA累加设置PGA累加0000000100100011010001010110150保ADC负向增益通用校验值寄存器 存有校验函数产生的校验信息。他们带有七个不同宽度的校验值： [5:0]，CLMD[5:0]。一旦自，CLMx地址：ADC0_CLMD—4003_B000h基址+54h偏移量=4003_B054hADCx_CLMD位31-6保为5-0ADC负向增益通用校验值寄存器（ADCx_C地址 —4003_B000h基址+58h偏移量=4003_B058h 位31-6保为5-0ADC负向增益通用校验值寄存器地址：ADC0_CLM4—4003_B000h基址+5Ch偏移量=4003_B05Ch位31-10保为9-0ADC负向增益通用校验值寄存器地址：ADC0_CLM3—4003_B000h基址+60h偏移量=4003_B060h位31-9保为8-0ADC负向增益通用校验值寄存器地址：ADC0_CLM2—4003_B000h基址+64h偏移量=4003_B064h位31-8保为7-0ADC负向增益通用校验值寄存器位31-7保为6-0ADC负向增益通用校验值寄存器地址：ADC0_CLM0—4003_B000h基址+6Ch偏移量=4003_B06Ch位31-6保为5-0SC1nADCH各位都为高时，ADC模块是无效步时钟输出使能无效。此时模块处于低电压状态。在选择通道时ADC能够执行模拟到（AEN=PAG功能描可编程的增益放大器（PGA）是用来放大有效范围，在低频信号到达16位的SARADC由SARADC的要求决定的。。PGA只有一个电压接口对那个有效要根据选择的和MCU的配置来定参考为PGA的模拟地。ADCPGA寄存器允许控制PGA增益和操作模式。。时钟选择和分配控转换器（ADCK）的输入时钟。通过ADICLK各位可以选择以下时钟源。ALTCLK，是根据MCU定义。涉及到配置信息（ADACK异步时钟源时，不要求时钟先于转换开始有效。当类似的时间的发生时（AAE=0性，ADACK延迟其他相关时钟的启动，可以设置ADACKEN=1等待先于转换5us中开始的情况的发生，和转换使用ADACK时钟源。当MCU在正常停止模式下，ADACK作为输入时钟源时转换也是可能的。ADCK确切的频率区域内，时钟的频率必须为下降。如果有效时钟太慢，ADC可能不按照规定的条件运行。如果有效时钟太快，时钟必须分解成合适的频率。分解是由ADIV各位确定的，如能够分解为1，2，48不同的频率。接口电压的选择RefVDDA之间。同时接地的必须为VSSASC2REFSL位来来定。它涉及到MCU有关电压接口配置的信息。硬件激活和通道ADC模块有一个可选择的异步转换激活器，ADHWT，当ADTRG置位后它就会被使MCUADHW当硬件激活器选择的时间发生后，在ADHWT的上升沿转换就会开始。当一个转换操作正始的上升沿持续转换操作才会被。当持续转换无效时，ADC就会继续在同一个ADC状硬件激活操作必须在接收到ADHWT信号之前完成。如果不能达到该要求，转换器就会忽它必须等待当前转换完成，知道接收到ADHWT信号才开始一个新的转换操作。转换的通转换控可以按照CFG1[MODE]描述的CFG1[MODE]位和SC1n[DIFF]位来执行转换操作。转换开始转换操（ADTRG=0完成COCOCOCO才会置位，COCOCOCOSIEN位取消下（ADTRG=0，对SC1A寄存器进行写操作会一个新的转换（如果在SC1AADCH1的值SC1（B-n）寄存器正在控制相应的SC1A:SC1nADC寄存器进行写操作。说明操作模式已经发后，数据寄存器继续值的传输。如果转换被复位或者低电压停止模式取消，RARn就会电压（ADACKEN=0，ADAC换发生。如果异步时钟输出有效（ADACKEN=1），不管ADC是处于什么状态或MCU处于ADCADLPC累减少电源的消耗。这样会产生一个最低最大值fADCK.（ADLSMP=0加上2个额外的采样周期。对于高速转换（ADHSC=1），任何转换都会额外增加2个采样周期。下表总结了ADC配置可能的采样时间。0X0641010060X186111118转换的总时间依赖于：采样时间，MCU总线频率，转换模式，高速配置和转换时钟频率（fADCK）.ADHSC位是用于配置一个高时钟输入频率，它可以加快转换的速度。为了达到ADC时间的需要，ADHSC位增加额外的ADCK周期。当ADHSC=1，转换要花采样输入就会开始。ADLSMPADLSTS会根据所选的转换模式来选择采样的次数。当采拟信号的数值。当转换算法完成之后，转换结果会传输到寄存器Rn中。ADICLK位可以时间。从表34-107中可以得到方程中不同的参考值。34-107单工或者第一次持续转换的时间1X3个ADCK周期+5个总线时钟周113个ADCK周期+5105us+3个ADCK周期+5个总线时钟周0X5个ADCK周期+5个总线时钟周015个ADCK周期+5005us+5个ADCK周期+5个总线时钟周34-1080114181134-109基本转换时间基本转换时间8b17个ADCK周9b27ADCK周10b20个ADCK周11b30个ADCK周12b20个ADCK周13b30个ADCK周16b25ADCK周16b34个ADCK周34-110长采样额外时间00ADCK周120ADCK周112个ADCK周16个ADCK周12个ADCK周34-111高速转换时间额外时间00个ADCK周12个ADCK周转换时间实典型的转换时间配置34-1125个ADCK周期+5个总线时钟周120008MHzADCK周期等于8NHz，结果转换时间是长转换时间配率。8MHz的总线频率，长采样时间有效，有更长的额外时间，高速转换无效，32位的均值转换有效。通过图34-95可以计算转换时间。34-1133个ADCK周期+5个总线时钟周34个ADCK周20个ADCK周08MHzADCK结果转换时间是57.625us.总的转换时间是短时间转换配短时间转换配置为：8位的单工模式总线时钟作为输入时钟选择输入时钟/1频率，20MHz的总线频率，总线频率为20MHz,长时间采样无效，高速转换有效。通过图34-95可以计算转换的时间表34-107提供了转换的详细信息。34-1145个ADCK周期+5个总线时钟周117个ADCK周0个ADCK周2频率为20MHz，结果转换时间是1.625us硬件均值功能选择4，8，16，32个转换号来求均值。当硬件均值有效时，ADACT位置位。当选择的输均值操作。当选择了硬件均值时，简单转换完成之后不会置位COCO位。如果比较功能无Rn中，COCOADC模块中断有效时（AIEN=1，COCOADCSC1n[AIEN]ADCMCU。自动比较功能34-1156中比较模式。34-115ADCCV1与ADCCV2的系00—如果结果比CV110—值如果结果大于或等于CV1中01如果结果比CV1比CV201如果结果比CV1比CV211如果结果大于等于CV1中的值并且小于等于CV111如果结果大于或等于CV1中的值或者小于等于CV2ADC区域使能位置位时，ADCREN=1，CV1CV2中的值，置位ACFGT位，会选择激活包含端点的比较区域功能。清除ACFGT会选择激活外部比较区域，但是不包含端点功能。如果CV1CV2ACFGT位选择激能。如果CV1与CV2中的值相等，COCO置位。ADCCOCOADCMCU处于等待或正常停止模式，比较功能可以管理通道中的电压。当比较条件为真时，ADC中断会唤MCU。校对功ADC带有自校验功能，模块要求达到确定的精度。在复位之后转换开始之前校对功能ADCADC模ADC，这必须选择高精度配置，或者在不同的配fADCK4MHz，VREFH=VDDA，在正常的电压和温度下校对。在校ADTRG=0CALADTRG=1，CAL位不会置位，校对失败标记位会置位。当校对有效时，ADC寄存器不能进行写操作且不能CAL位清除同时CALF位置位。校对持续结束时，SC1A中的COCO位置位。校对次序结束时，AIEN位可以中断的发生。如果校对结束时CALF位没有置位，自动校对就成功完成。CLP0，CLP1，CLP2，CLP3，CLP4CLPS存到该变量设置变量的MSB个总线周期，这个要看校验结果和时钟源的选择。对于一个8MHz的时钟源，大概要1.7ms.个ADC转换之前完成。这样使得校验等待时间减少，使得20个寄存器就可以所有在用户定义的偏移量功能ADC2sADC偏移量纠正寄存器的组成与数据结果寄存器是不同的，这是为了在忽视所选的转换模工模式下，OFS[14:7]D[7:0]中扣除的。OFS[15]位提示信号位，OFS[6:0]被忽视。同样的位也用在9位的双工模式下，OFS[15]提示信号位，到D[8]位。对于16位的双式下，在偏移量纠正寄存器中没有一位是连接到信号结果位D[0]的，因此奇数值（-1或者1等等）是不能从结果中扣除的。一旦自校验次序完成之后（CAL清除）OFS会根据校验要求自动置位。如果需要用户OFS进行写操作将之前的校验结果覆盖掉。如果用户将一个不是校验值的数据写到偏移量纠正寄存器中，ADC错误定位可能不能达到之前的要求。校验产生的值在用户偏移量校对功能在用户移除偏移量或者DC偏移值的时候使用。偏移量纠正寄存器，OFS2s2s补偿形式下无效的偏移量，有效的偏移量就可以为增加之后的值。0x8000）OFS寄存器的校正偏移值必须加到用户的自定义偏移值温度传感器34-9634-96MCU等待模持有效状态。如果正在进行转换时MCU进入等待模式，那么转换会继续，直到完成。在MCU处于等待模式时，通过硬件触发或使能连续转换，可以初始化转换。ADACK可以作为转换时钟源。在等待模式时，ALTCLK作为转换时钟源是MCU的ALTCLK的定义决定参考该MCU中模块说明中关于ALTCLK说明的信息。MCU正常停止模式 的正常停止模式转换，使得ADC模块处于空闲状态。ADC寄存器的内容，包括Rn不受正常停止模式的影响。当退出正常停止模式时，或硬件将触发ADC恢换。 如果硬件平均功能使能，那么当被选则的转换完成时，COCO能的，会产生一个中断）ADC态，此时将不能从正常停止模式中唤醒MCU，除非有其他的硬件触发一个新的转换。MCU低功耗模式式。请参考表34-110，表34-111，表34-112ADC模块初始化样例初始化顺序（CFG2（SC23（SC3（SC1:SC1n伪代码示例长采样时间，通道1输入，时钟源ADCK为总线时钟的1倍分频。CFG1=0x98Bit7ADLPC1Bit6:5ADIV001Bit4ADLSMP1Bit3ACREN0，比较Bit2DMAEN0，DMA请求Bit1:0REFSEL00SC2=0x007ADACT06ADTRG0，触发5ACFE0，比较功能4ACFGT0，Bit3:200Bit1:000，保留。SC1A0x41706150RA=CV=外部引模拟量引VSSAVSS，VSSAVDDAMCUVSS），而且走线时必须保证最大的噪声抵抗力，旁路电容尽量靠近引脚。ADC可以为VREFSH和VREFSL配置成