数字电路与逻辑设计试卷(有)综述

数字电路与逻辑设计试卷(有答案)综述数字电路与逻辑设计试卷(有答案)综述13/13数字电路与逻辑设计试卷(有答案)综述数字电路与逻辑设计（A卷）班级学号姓名成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（）二进制数。A．6B．7C．8D．92．余3码10001000对应的2421码为（）。A．010101013．补码1．1000的真值是（）。A．D.-0.10004．标准或-与式是由（）构成的逻辑表达式。A．与项相或B.最小项相或C.最大项相与D.或项相与5.依照反演规则，FACCDEE的反函数为（）。A.C.

F[ACC(DE)]EF(ACCDE)E

B.D.

ACC(DE)EFACC(DE)E6．以下四各种类的逻辑门中，可以用（）实现三种基本运算。A.与门B.或门C.非门D.与非门7．将D触发器改造成T触发器，图1所示电路中的虚线框内应是（）。图1或非门B.与非门C.异或门D.同或门8．实现两个四位二进制数相乘的组合电路，应有（）个输出函数。A．8B.9C.10D.119．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（）。A．JK=00B.JK=01C.JK=10D.JK=1110．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（）个异或门。A．2二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。每题2分，共10分）1．原码和补码均可实现将减法运算转变为加法运算。（）2．逻辑函数F(A,B,C)M(1,3,4,6,7),则F(A,B,C)m(0,2,5)。（）3．化简完好确定状态表时，最大等效类的数目即最简状态表中的状态数目。（）4．并行加法器采用先行进位（并行进位）的目的是简化电路结构。（）5.图2所示是一个拥有两条反响回路的电平异步时序逻辑电路。( )图2三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2分，共10分)1．小数“0”的反码形式有（）。A．0．00；B．1．00；C．0．11；D．1．112．逻辑函数F=A⊕B和G=A⊙B满足关系（）。A.FGB.FGC.FGD.FG13．若逻辑函数F(A,B,C)m(1,2,3,6),G(A,B,C)m(0,2,3,4,5,7),则F和G相“与”的结果是（）。A．m2m3B．1C．ABD．AB4．设两输入或非门的输入为x和y，输出为z，当z为低电平时，有（）。A．x和y同为高电平；B．x为高电平，y为低电平；C．x为低电平，y为高电平；D．x和y同为低电平.5．组合逻辑电路的输出与输入的关系可用（）描述。A．真值表B.流程表C．逻辑表达式D.状态图四．函数化简题（10分）1．用代数法求函数F(A,B,C)ABACBCAB的最简“与-或”表达式。（4分）2．用卡诺图化简逻辑函数F(A，B，C，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8，10，13)求出最简“与-或”表达式和最简“或-与”表达式。（6分）五．设计一个将一位十进制数的余3码变换成二进制数的组合电路，电路框图如图3所示。（15分）图3要求：1．填写表1所示真值表；表1ABCDWXYZABCDWXYZ00001000000110010010101000111011010011000101110101101110011111112．利用图4所示卡诺图，求出输出函数最简与-或表达式；图43．画出用PLA实现给定功能的阵列逻辑图。4．若采用PROM实现给定功能,要求PROM的容量为多大？六、解析与设计（15分）某同步时序逻辑电路如图5所示。图5写出该电路激励函数和输出函数；填写表2所示次态真值表；表2输入现态激励函数次态输出XQ2Q1J2K2J1K1Q2(n+1)Q1(n+1)Z填写表3所示电路状态表；表3现态次态Q2(n+1)Q1(n+1)输出21X=0X=1ZQQ00011011（4）设各触发器的初态均为0，试画出图6中Q1、Q2和Z的输出波形。图6（5）改用T触发器作为储藏元件，填写图7中激励函数T2、T1卡诺图，求出最简表达式。图7七．解析与设计（15分）某电平异步时序逻辑电路的结构框图如图8所示。图中：Y2x1y2x2y2x2x1y1Y1x1y2y1x2x1x2x1y2Zx2x1y2要求：图81．依照给出的激励函数和输出函数表达式，填写表4所示流程表；表4二次状态激励状态Y2Y1/输出Zy2y1x2x1=00x2x1=01x2x1=11x2x1=1000011110判断以下结论可否正确，并说明原由。①该电路中存在非临界竞争；②该电路中存在临界竞争；3．将所得流程表4中的00和01互换，填写出新的流程表5，试问新流程表对应的电路可否存在非临界竞争或临界竞争？表5二次状态激励状态Y2Y1/输出Zy2y1x2x1=00x2x1=01x2x1=11x2x1=1000011110八．解析与设计（15分）某组合逻辑电路的芯片引脚图如图9所示。图91．解析图9所示电路，写出输出函数F1、F2的逻辑表达式，并说明该电路功能。2．假定用四路数据选择器实现图9所示电路的逻辑功能，请确定图10所示逻辑电路中各数据输入端的值，完满逻辑电路。图103．假定用EPROM实现图9所示电路的逻辑功能，请画出阵列逻辑图。《数字电路与逻辑设计》试卷A参照答案一．单项选择题（每题1分，共10分）1．B；2．C；3．D；4．B；；6．D；7．D；8．A；9．D；10．B。二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。每题2分，共10分）1．反码和补码均可实现将减法运算转变为加法运算。（×）2．逻辑函数F(A,B,C)M(1,3,4,6,7),则F(A,B,C)m(1,3,4,6,7)。（×）3．化简完好确定状态表时，最大等效类的数目即最简状态表中的状态数目。（∨）4．并行加法器采用先行进位（并行进位）的目的是提高运算速度。（×）5.图2所示是一个拥有一条反响回路的电平异步时序逻辑电路。(×)三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2分，共10分)1．AD；2．ABD；3．AC；4．ABC；5．AC。四．函数化简题（10分）1．代数化简（4分）F(A,B,C)ABACBCABABACB(CA)ABACBACABACBAACBAB2．卡诺图化简（共6分）最简“与-或”表达式为：FACBC（3分）最简“或-与”表达式为：F(AC)(BC)（3分）五．设计（共15分）1．填写表1所示真值表；（4分）表1真值表ABCDWXYZABCDWXYZ0000dddd100001010001dddd100101100010dddd1010011100110000101110000100000111001001010100101101dddd011000111110dddd011101001111dddd2．利用卡诺图，求出输出函数最简与-或表达式以下：（4分）WABBCDXBCBDBCDYCDCDZD3．画出用PLA实现给定功能的阵列逻辑图以下：（5分）4．若采用PROM实现给定功能,要求PROM的容量为：（2分）244(bit)六、解析与设计（15分）（1）写出该电路激励函数和输出函数；（3分）J1X,K1X,J2Q1,K2Q1,ZQ2Q1（2）填写次态真值表；（3分）输入现态激励函数次态输出XQQJ2K2J1K1(n+1)Q(n+1)ZQ221100001010000011001101010010100001110011001000110010101101011111001100101111010110（3）填写以下所示电路状态表；（3分）现态2(n+1)1(n+1)输出次态QQ21X=0X=1ZQQ00000100110111100001011101104）设各触发器的初态均为0，依照给定波形画出Q1、Q2和Z的输出波形。（3分）（5）改用T触发器作为储藏元件，填写激励函数达式。（3分）

T2、T1卡诺图，求出最简表T2Q2Q1Q2Q1Q2Q1最简表达式为：T1XQ1XQ1XQ1七．解析与设计（15分）1．依照给出的激励函数和输出函数表达式，填流程表；（5分）二次状态激励状态Y2Y1/输出Zy2y1x2x1=00x2x1=01x2x1=11x2x1=100000/000/001/000/00100/000/001/010/01111/000/011/110/01011/001/011/110/0判断以下结论可否正确，并说明原由。（6分）该电路中存在非临界竞争；正确。由于处在牢固总态（00，11），输入由00变为01也许处在牢固总态11，11），输入由11变为01时，均引起两个状态变量同时改变，会发生反响回路间的竞争，但由于所到达的列只有一个牢固总态，所以属于非临界竞争。该电路中存在临界竞争；正确。由于处在牢固总态（11，01），输入由11变为10时，引起两个状态变量同时改变，会发生反响回路间的竞争，且由于所到达的列有两个牢固总态，所以属于非临界竞争。3．将所得流程表3中的00和01互换，填写出新的流程表，试问新流程表对应的电路可否存在非临界竞争或临界竞争？（4分）新的流程表以下：二次状态激励状态Y2Y1/输出Zy2y1xx=00xx=01xx=11xx=10212121210001/001/000/010/00101/001/000/001/01111/001/011/110/01011/000/011/110/0新流程表对应的电路不存在非临界竞争或临界竞争。八．解析与设计（15