微机原理与接口技术：第4章 存储器体系结构

第4章存储器体系结构4.1存储器概述4.2随机存取存储器RAM4.3只读存储器ROM4.4存储器与CPU的连接4.5微型计算机存储器系统组成4.6磁表面存储器4.7光盘存储器4.1概述4.1.1微型计算机存储器分类4.1.2存储器的主要性能指标4.1.3存储器的组成与读写过程4.1.1微型计算机存储器分类

1.主存储器

——按照读写方式分为随机存取存储器和只读存储器。随机存取存储器RAM（Randomaccessmemory）：其中的内容可以随时读取或者写入。按其电路形式可分为双极型和MOS型。按照其结构和制作工艺的不同可分为静态存储器（SRAM）和动态存储器（DRAM）。只读存储器ROM（Readonlymemory）：其中的内容事先写入，计算机工作时只能读出，不能写入。常用来存放常数、固定程序、字符转换代码、汉字字库以及图形符号等。只读存储器：ROM、PROM、EPROM）、E2PROM和FLASH快闪存储器。2.外存储器

用来存储CPU暂不执行和不被处理的数据；常用的有磁表面存储器和光存储器。磁表面存储器主要有磁盘和磁带。光存储器主要是指光盘，可分为只读光盘、一次性写入光盘和重复写入光盘。这两种存储器速度慢，容量大，其中的信息可以长期保存。4.1.2存储器的主要性能指标1KB＝210B＝1024B1MB＝220B＝1024KB＝1048576B1GB＝230B＝1024MB＝1073741824B1TB＝240B＝1024GB＝1099511627776B

1.存储器容量最小存储单位是位，常以8位为一组，构成一个存储单元，称为字节（Byte），用B表示；以位单元表示存储器的容量，可用字节容量×8表示。例如640KB所表示的位单元容量为640×1024×8。

2.存取时间存取时间是从启动一次存储器读/写操作到完成该操作所用的时间。具体来说，就是从CPU发读/写命令开始，到数据取出或将数据写入指定单元所用的时间。高速存储器的存取时间一般小于20ns，中速约为60～100ns，低速则在100ns以上。3.存储周期存取周期是指从CPU发送地址开始到读/写操作结束所用的时间，单位ns。略大于存取时间。

4.可靠性主要指存储器对温度、电磁场等环境因素变化的抵抗能力，常用无故障时间表示。5.性能价格比存储器的成本也很重要。常以性能价格比来表示，即高性能，低价格。

一个完整的主存储器应当包括存储体、地址译码器、数据输入/输出锁存缓冲器及读/写驱动电路等。4.1.3存储器的组成与读写过程例如，SRAM2114有10条地址线和4条数据线，容量为1024×4位。在构成存储体时，一般以字节（Byte）为单位。存储体

是存储器中所有存储单元的集合，按一定的方式排列。方法：顺序（线性）排列，一个单元存储多位二进制数（字）；二维阵列。一个单元可存储1位或多位二进制数。用来对输入的地址进行译码，以选择指定的存储器单元。对于N个存储单元需要n条地址线，N=2n主要有单译码与复合译码两种方式。2.地址译码器

（1）单译码方式单译码方式也称为线性译码或字译码方式，其逻辑电路如图4-2所示。每一个字的所有位排成一行，地址线A3～A0输入0101时，行选择线X5为高电平，第5存储单元选中。

（2）复合译码方式复合译码方式是由纵横交叉的行选择线和列选择线配合选择某一存储单元，有X和Y两个方向的地址译码，也称为双译码方式。可以看出，当存储容量为64个单元时，单译码方式需要64条选择线，而复合译码只需8＋8＝16条选择线。一般使用中，单译码方式多用于小容量存储器；存储容量较大时，多采用复合译码方式。当由多块存储器芯片构成存储器时，还需由高位地址经译码产生一个选择信号，以确定哪一片被选中。这一个选择信号成为片选信号。

3.控制逻辑电路控制逻辑电路接收来自CPU的时钟与读/写信号，根据地址译码的结果，控制存储器指定单元的读/写操作。

4.输入/输出缓冲器在一般存储器的数据输入/输出端均设有三态双向缓冲器，以控制数据的输出，或者把数据线上的数据写入到主存的指定单元中。

5.读写过程（1）存储器写操作写入时，地址送地址总线，经译码选中某一存储单元；同时，写入数据送三态输入缓冲器。当写信号有效时，外部数据写入到所选中的存储单元中。

（2）存储器读操作读出时，地址送地址总线，经译码选中某一存储单元。读信号有效时，所选中单元中的数据读出，经三态输出缓冲器送到外部数据总线上。

4.2随机存取存储器RAM4.2.1基本存储单元4.2.2随机存取存储器举例4.2.3双口存储器4.2.2随机存取存储器举例构成存储器时，一般以字节为单位。而存储器芯片有1位片、4位片和8位片等。1.Intel2114的结构与特点4.3只读存储器ROM

4.3.1固定只读存处器ROM

4.3.2可编程只读存储器PROM

4.3.3可改写只读存储器EPROM

4.3.4电察除与Flash快闪只读存储器

4.3.5只读存储器举例

1.Intel2764的组成与特点

2764是一种8K×8的EPROM，28个引脚，双列直插式封装，其引脚分布和内部组成如图4-19所示，包括8K×8存储器阵列、X地址译码器、Y地址译码器、I/O控制门电路、输出缓冲器及片选和编程逻辑电路。数据线8位，地址线13位。4.3.5只读存储器举例图4-19

读出时，行/列地址选中。在I/O控制门的控制下，读出数据经输出缓冲器输出。当CE为高电平时，芯片未选中，即降低功率使用。最大工作电流75mA，最大静止电流为35mA，编程脉冲宽度50ms，单一+5V电源，工作方式选择如表4-3所示。表4-32764工作方式选择CEOEPGMVPPVCC输入/输出方式001+5V+5V输出读出1××+5V+5V高阻态静止等待01负脉冲+21V+5V输入编程001+21V+5V输出编程校验1(×)××(1)+21V+5V高阻态编程禁止4.4存储器与CPU的连接

4.4.1存储器的扩展

4.4.28086CPU与存储器的连接

4.4.380486CPU与存储器的连接

1.位扩展是用多块存储器芯片并成一个字节或字长的存储体。这主要是数据线按位排列，并行连接到CPU的数据线上，也称为多块芯片重叠使用。其它信号线分别连接在一起，再与CPU的相应信号线连接。

在微型计算机中，存储器的容量通常比芯片本身容量大得多，所以需要多芯片组合使用，包括位扩展和容量扩展。4.4.1存储器扩展

例如两块2114构成1024×8位的存储器，如图4-24所示。其中地址线A9～A0连接到片内地址线上，A10用作片选信号。与CPU的连接如图4-25所示，每两块2114重叠使用,CS并连，由高位地址线选或译码产生。图4-24图4-25

2.容量扩展容量扩展图4-26所示是用8Ｋ×8位的2764组成32KB的EPROM存储器。各芯片的数据线与CPU数据线连接，地址线连接到CPU地址线A12～A0上。片选信号由高位地址A14、A13经2-4译码器产生，地址空间为0000H～7FFFH。图4-26

3.片选信号片选信号的产生与存储器的构成有关，常有三种方式。

（1）线选法线选法是用CPU高位地址线直接作为片选信号，连接到各芯片或芯片组的片选信号输入端上。例如图4-25所示，使用地址线A10作为片选信号。优点是线路简单；缺点是把地址空间分成相互隔离的区域，不能充分利用地址空间。

（2）译码法

例如图4-26所示是用2-4译码器对地址A14、A13译码，产生片选信号；使用部分高位地址译码，称为部分译码法。如果使用全部高位地址译码，称为全译码法。全译码法的优点是寻址范围大，地址连续，不因高位地址不确定而产生的地址重叠现象。

（3）混合片选法是把上述线选法与部分译码法结合起来，一部分高位地址用于线选法寻址，另一部分用于部分译码。

1.存储器连接

8086寻址1MB，而寻址空间被划分为两个512Ｋ的存储体，即体1和体0。体1与数据总线D15～D8连接，体中每一个单元地址为奇数；体0与数据总线D7～D0连接，体中每一个单元地址为偶数。地址线A0与控制线BHE用于体选择，分别连接到每一个体的片选信号端，如图4-27所示.4.4.28086CPU与存储器的连接图4-27

2.CPU与存储器的接口

8086CPU有最小/最大两种工作模式，其中最小模式的控制信号仅由8086产生，最大模式需用总线控制器8288协同产生。

（1）最小工作模式连接在最小工作模式系统中，存储器的接口信号全部由CPU提供，包括数据/地址信号AD15～AD0，地址线Ａ19～Ａ16，控制信号BHE,ALE、RD、WR、