计算机组成原理：4-5-1 数值的机器运算

复习思考题11X、Y为定点二进制数，其格式为1位符号位，n位数值位。若采用Booth补码一位算法实现乘法运算，则最多需要做加法运算n次，移位n-1次；若浮点数用补码表示，判断运算结果是否是规格化数的方法是根据尾数两个符号位和最高数值位不同。当定点运算发生溢出时，应进行中止运算操作（上溢），计算机不作处理，置成机器零（下溢）;两个浮点数相加，若尾数相加或阶码出现溢出，则表示浮点数相加发生溢出。（错）浮点数运算时尾数相加时产生的溢出不是真正的溢出，可通过右规作出调整。当浮点数运算阶码发生溢出时，计算机需停止运算，做溢出中断处理。（对）第四章数值的机器运算4.0逻辑电路基础4.1基本算术运算的实现4.2定点加减运算4.3带符号数的移位和舍入操作4.4定点乘法运算4.5定点除法运算4.6规格化浮点运算4.7十进制加法器4.9运算器的基本组成与实例4.6

规格化浮点运算4.6.2浮点乘除运算设两个非0的规格化浮点数分别为

A=MA×2EA，

B=MB×2EB

则浮点乘法和除法为

AB=(MAMB)2(EA+EB)A÷B=(MA÷MB)2(EA-EB)(1)0操作数检查；(2)阶码加/减操作；(3)尾数乘/除操作；(4)结果规格化及舍入处理。浮点乘除法运算步骤70111+6+0110131101(=DH)+011010011(=13D)30011+5+010181000(=8)不调整要调整4.7十进制加法器

十进制加法器可由BCD码来设计,它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现。和数(4位)有进位调整2800101000+9＋000010013700110001（=31）＋0000011000110111(=37)8421BCD码的加法规则①两个BCD码相加时，“逢二进一”；②当和≤9，无需校正；③当和＞9，则+6校正；④在做+6校正的同时，将产生向上一位的进位。十进制加法器一位BCD码串行进位加法器的结构C0十进制位BCD码相加的和10101011101112110013110114111015111116

1000017

1000118

1001019

10011校正值：+110一位8421BCD码串行进位加法器的结构∑∑∑∑0011n位BCD码串行进位加法器的结构运算器的组成部件算术逻辑部件ALU完成二进制的定点运算(算术运算和逻辑运算)通用寄存器组主要用来保存参加运算的操作数和运算结果状态寄存器用来记录算术、逻辑运算或测试操作的状态结果。一般有零标志位，负标志位，溢出标志位、进位或借位标志位等。数据总线用于完成运算器内部的数据传送4.9运算器的基本组成与实例定点运算器的组成

多功能算术/逻辑运算单元（ALU）全加器FiCn+i+1Cn+iS0S1

YiS2S3Xi00

Ai00101

AiBi01Ai+Bi10

AiBi10Ai+Bi11011AiXi、Yi与控制参数和输入量的关系

AiBiS1函数发生器XiYiAiBiS0S2S3

一位全加器的逻辑表达式为：

Fi=Ai⊕Bi⊕Cn+iCn+i+1=AiBi+BiCn+i+Cn+iAi

多功能算逻单元的逻辑表达式定点运算器的基本结构ALU通用寄存器组多路开关（锁存器）三态缓冲器状态寄存器数据总线2.定点运算器的内部总线结构特点——控制电路比较简单，有利于提高大规模集成电路的集成度但操作速度较慢，同一时间内只能有一个操作数放到总线上输入数据和操作结构需要三次串行的选通操作。ABALU通用寄存器特殊寄存器单总线结构的运算器总线通用寄存器特殊寄存器特殊寄存器ALU缓冲器总线1总线2双总线结构的运算器特点——两个操作数同时加到ALU进行运算为了防止总线冲突，在ALU的输出端设置缓冲寄存器比单总线结构运算器速度快，但总线控制电路要相对复杂些执行一个双操作数的运算，一般只需要两次数据传送定点运算器的基本结构定点运算器的基本结构特点——由于控制电路复杂，为简化设备，每条数据总线都设计成单向

ALU的两个输入端、一个输出端分别与三条总线相连。这样，算术逻辑操作就可以在一步的控制之内完成总线旁路器可直接实现从总线2到总线3的数据传送通用寄存器ALU特殊寄存器总线旁路器总线1总线2总线3三总线结构的运算器运算器组成实例实现两个主存数据相加，并将结果存回主存，即：

(M)+(N)→(S)操作如下：ALU累加寄到存器数据缓冲寄存器主存储器ACDRDB一台小型系列机运算器框图它包括的基本功能：两数的加减、逻辑运算一数的+1、变补、变反传送数码的左、右移、直送等操作举例：R0ALUR1R0DB内存内存ALUR14位ALU芯片——7418174181(多功能函数发生器)能执行16种算术运算和16种逻辑运算。引脚分配A0、B0～A3、B3：操作数输入端；F0～F3：输出端；Cn：进位输入端；Cn+4:进位输出端；G：组进位产生函数输出端P：组进位传递函数输出端M：工作方式M=0为算术操作，M=1为逻辑操作；S0～S3：功能选择线。AA+BA+B减1A加AB（A+B）加ABA减B减1AB减1A加ABA加B（A+B）加ABAB减1A加A*（A+B）加A（A+B）加AA减1AA+BAB逻辑0ABBABABA+BABBAB逻辑1A+BA+BA

A减1AB减1

AB减1

减1A加（A+B）AB加（A+B）A减B减1A+BA加（A+B）A加BAB加（A+B）A+BA加A*AB加AAB加AA

AAB

A+B

逻辑1

A+BB

ABA+B

ABAB

BA+B

逻辑0AB

ABALLLLLLLHLLHLLLHHLHLLLHLHLHHLLHHHHLLLHLLHHLHLHLHHHHLLHHLHHHHLHHHH算术运算M=LCn=H逻辑M=H算术运算M=LCn=L逻辑M=H正逻辑输入与输出负逻辑输入与输出工作方式选择输入S3S2S1S0

4位ALU芯片——7418174181的4位作为一个小组，组间可以采用串行进位，只要把前片的Cn+4与下一片的Cn相连即可组间也可以采用并行进位。74182是一个并行进位部件，其内部结构图如下：其中G*称为成组进位发生输出，P*称为