数字设计原理与实践：第三章 DIGITAL CIRCUITS-part 2

1Chapter3

DIGITALCIRCUITS

3.4ElectronicBehaviorofCMOSCircuits(CMOS电路的电气特性)LogicVoltageLevels(逻辑电压电平)DCNoiseMargins

(直流噪声容限)Fun-Out(扇出)物理上的而不是逻辑上的

23.4ElectronicBehaviorofCMOSCircuits(CMOS电路的电气特性)Speed,PowerConsumption

(速度、功耗)Noise,ElectrostaticDischarge

(噪声、静电放电)Open-DrainOutputs,ThreeStateOutputs(漏极开路输出、三态输出)DataSheet（数据表）Specifications(规格说明)（Table3-3）

33.5CMOSStatic/Steady-StateElectricalBehavior(CMOS静态/稳态电气特性)LogicLevelsandNoiseMargins

(逻辑电平和噪声容限)VDD=+5.0VVOUTVINTpTnVOUTVIN5.01.53.55.0CMOS反向器电压传输特性

4LogicLevelsSpecifications(逻辑电平规格)HIGH(高态)ABNOMAL(不正常状态)LOW(低态)VOLmaxVILmaxVIHminVOHminVCC－0.1V地＋0.1V0.7VCC0.3VCC3.5CMOSSteady-StateElectricalBehavior

VCC0

53.5CMOSSteady-StateElectricalBehavior

DCNoiseMargin（直流噪声容限）HIGH(高态)ABNOMAL(不正常状态)LOW(低态)VOLmaxVILmaxVIHminVOHmin30%VCC－0.1VHowmuchnoiseittakestocorruptaworse-caseoutputvoltageintoavaluethatmaynotberecognizedproperlybyaninput.(多大的噪声会使最坏输出电压被破坏得不可识别)

63.5.2CircuitBehaviorwithResistiveLoads(带电阻性负载的电路特性)Requirenontrivialamountsofcurrenttooperate(要求有一定的驱动电流才能工作)VCCAZVCCRThevRpRnVThev

+VOUTVIN

7VCC=+5.0VRp>1MRnResistiveLoads(电阻性负载)VOLmaxIOLmaxWhentheOutputintheLOWstate(输出为低态时)VOUT<=VOLmaxTheOutputsinkCurrent(输出端吸收电流)TheMaximumCurrenttheOutputcansink[能吸收的最大电流IOLmax（灌电流）]3.5.2CircuitBehaviorwithResistiveLoads

8VCC=+5.0VRpRn>1MResistiveLoads(电阻性负载)VOHminIOHmaxWhentheOutputintheHIGHstate(输出为高态时)VOUT>=VOHminTheOutputSourceCurrent(输出端提供电流)TheMaximumCurrenttheOutputcanSource[能提供的最大电流IOHmax（拉电流）]3.5.2CircuitBehaviorwithResistiveLoads

9VCC=+5.0VRThevVThev

+WhentheOutputintheHIGHstate,EstimatetheSourcecurrent(输出为高态时，估计提供电流)：3.5.2CircuitBehaviorwithResistiveLoads

10VCC=+5.0VRThevVThev

+WhentheOutputintheLOWstate,EstimatetheSinkcurrent(输出为低态时，估计吸收电流)：3.5.2CircuitBehaviorwithResistiveLoads

11VCC=+5.0V4002.5kVIN1.5VVOUT4.31VVCC=+5.0V4k200VIN3.5VVOUT0.24VOutputvoltageawayfromthepower-supplyrail(Furtherwitharesistiveload[输出电压变坏（有电阻性负载时更差）]What’sworse:Outputcurrent,PowerConsumption(更糟糕的是：输出端电流，功耗)3.5.3CircuitBehaviorwithNon-idealInputs(非理想输入时的电路特性)

123.5.4Fan-out（扇出）TheNumberofInputsthattheGatecandrivewithoutexceedingitsworst-caseloadingspecifications.(在不超出其最坏情况负载规格的条件下，一个逻辑门能驱动的输入端个数。)Fan-outmustbeexaminedforbothpossibleoutputstates,HIGNandLOW

(扇出需考虑输出高电平和低电平两种状态)OverallFan-out=Min(HIGH-stateandLOW-state)[总扇出＝min（高态扇出，低态扇出）]DCFan-outandACFan-out

(直流扇出和交流扇出)

1374HCTDrives74LSLOWFan-Out

(低态扇出):Fan-out(扇出)

HIGHFan-Out(高态扇出)：高态剩余驱动能力：CMOS:74HCTIOH=–4mAIOL=4mAIIH=1AIIL=–1ATTL:74LSIOH=–400AIOL=8mAIIH=20AIIL=–0.4mA总扇出

143.5.5EffectsofLoading(负载效应)LoadinganOutputBeyonditsratedFan-out：

[当输出负载大于它的扇出能力时]1、OutputVoltagebecomeWorse

[输出电压变差（不符合逻辑电平的规格）]2、PropagationDelay,RiseandFalltimemayIncrease

(传输延迟和转换时间变长)3、TemperatureofthedevicemayIncrease,ReducingReliability,CausingdeviceFailure

(温度可能升高，可靠性降低，器件失效)

153.5.6UnusedInputs

(不用的CMOS输入端)NeverbeleftUnconnected(orFloating)

(不用的CMOS输入端绝不能悬空)XZ1k+5VXZXZIncreasethecapacitiveloadonthedrivingsignalandmayslowthingsdown.(增加了驱动信号的电容负载，使操作变慢)

163.5.7HowtoDestroyaCOMSDevice?如何毁坏COMS器件？

P112

173.6CMOSDynamicElectricalBehavior(CMOS动态电气特性)

BoththeSpeedandPowerConsumptionofaCMOSdevicedependtoalargeextentonACorDynamicCharacteristicsofthedeviceanditsload(CMOS器件的速度和功耗在很大程度上取决于器件及其负载的动态特性。)

183.6CMOSDynamicElectricalBehavior(CMOS动态电气特性)Speeddependsontwocharacteristics(速度取决于两个特性)：TransitionTime（转换时间）PropagationDelay（传播延迟）TheamountofTimethattheOutputofalogiccircuittakestoChangefromonestatetoanother.(逻辑电路的输出从一种状态变为另一种状态所需的时间)TheamountofTimethatittakesforaChangeintheInputsignaltoproduceaChangeintheOutputsignal.(从输入信号变化到产生输出信号变化所需的时间)Figure3-36Figure3-42

193.6.1TransitionTime(转换时间)

Risetime(tr)andFalltime(tf)

(上升时间tr

和下降时间tf)The“On”transistorResistance

(晶体管的“导通”电阻)StrayCapacitance（寄生电容）VCC=+5.0VRLRpRnVL+CL电容两端电压不能突变“Time-ConstantequalsTransition-Time”(在实际电路中,可用时间常数近似转换时间)

203.6.2PropagationDelay(传播延迟)VINVOUTSignalPath:theelectricalpathfromaparticularinputsignaltoaparticularoutputsignalofalogicelement.(信号通路：一个特定输入信号到逻辑元件的特定输出信号所经历的电气通路。)

Figure3-42

213.6.3PowerConsumption(功率损耗)StaticPowerDissipation(静态功耗)DynamicPowerDissipation(动态功耗)两个管子瞬间同时导通产生的功耗PT对负载电容充、放电所产生的功耗PLPL与负载电容、输入信号频率、(VCC)2

成正比PT

与VCC的大小、输入波形的好坏、输入信号频率有关

223.6.4CurrentSpikesandDecouplingCapacitors

(电流尖峰和去耦电容器)电流传输特性iDvI12VDDVDD=+5.0VVOUTVINTpTn见书P124

233.7OtherCMOSInputandOutputStructures

（其他CMOS输入输出结构）TransmissionGates(传输门)WhenEN=0，EN_L=1，TransistorOff,A,BOff(晶体管截止，A、B断开)WhenEN=1，EN_L=0，TransistorOn,A,BOn(晶体管导通，A、B之间低阻抗连接)双向器件传播延迟非常短ENEN_LAB

24Schmitt-TriggerInputs

(施密特触发器输入)VOUTVIN5.02.12.95.0Input-OutputTransferCharacteristic(电压传输特性)VT+VT-输入门限电压VT+VT-UseFeedbackInternally(采用内部反馈，边沿更陡)LogicSymbol(逻辑符号)Hysteresis:DifferenceBetweentheTwoThresholds(滞后：两个门限电压之差)

25ApplicationsofSchmitt-Trigger

(施密特触发器的应用)波形变换

26脉冲整形ApplicationsofSchmitt-Trigger

(施密特触发器的应用)

27脉冲鉴幅ApplicationsofSchmitt-Trigger

(施密特触发器的应用)

28Three-StateOutputs(三态输出)VCCOUTENAWhenEN=0，C=1,TpOff(截止)

B=1,D=0,TnOff

Hi-Z,High-Impedance/FloatingState(高阻态/悬空态）BCDTpTn

29Three-StateOutputs(三态输出)VCCOUTENAWhenEN=1，C=A’,B=0,D=A’OutputControlledbyAisLogicLevels:HighorLow(由A控制输出为:

逻辑0或逻辑1)BCDTpTnAENOUT逻辑符号

30输出电平？？造成逻辑混乱很大的负载电流同时流过输出级可使门电路损坏Open-DrainOutputs(漏极开路输出)VCCAZActivePull-Up(有源上拉)VCCB低高有源上拉的CMOS器件其输出端不能直接相联100>1M100>1M

31ABZVCCVCC’R上拉电阻ABZ逻辑符号希望尽量小，减少上升时间太小则吸收电流太大应用：驱动LED、线与、驱动多源总线Open-DrainOutputs(漏极开路输出)LogicSymbol

32ABZVCCVCCRCDVCCZ=Z1·Z2=(A·B)’·(C·D)’=(A·B+C·D)’WiredLogicofOpen-DrainOutputs

(漏极开路输出的线连逻辑)Z1Z2WiredAND(线与)第4章反演定理

333.9BipolarLogic(双极逻辑)DiodeTransfer

Characteristic(二极管开关特性)Thresholds(门限电压)Breakdown(反向击穿)LeakageCurrent(漏电流)viVTI

s＋

343.9BipolarLogic(双极逻辑)DiodeTransfer

Characteristic(二极管开关特性)viVTI

sForwardBiased(正偏（导通）)+ReverseBiased(反偏（截止）)+RfVd250.6V

35DiodeLogic

(二极管逻辑)ABD1D2RVCCY0～2VLow(低电平)0(逻辑0)2～3VNoiseMargin(噪声电平）

Undefined(未定义)3～5VHigh(高电平)1(逻辑1)DiodeANDGate(二极管与门)3.9BipolarLogic(双极逻辑)

36DiodeLogic

(二极管逻辑)ABD1D2RVCCY

电平偏移：输出和输入的数值不相等不能直接驱动负载通常用于集成电路内部的逻辑单元DiodeANDGate(二极管与门)3.9BipolarLogic(双极逻辑)

37BipolarJunctionTransistors

(双极结型晶体管)截止区放大区饱和区Base(基极)Collector(集电极)Emitter发射极VCCvo+-vi+-RBRCiCTransistorLogicInverter(三极管反相器)

38SchottkyTransistors

(肖特基晶体管)三极管内部电荷的建立和消散都需要时间

——存储时间（传输延迟的重要部分）确保晶体管正常工作时不进入深度饱和利用肖特基二极管Vd=0.25V基极集电极发射极

393.10Transistor-TransistorLogic

(晶体管－晶体管逻辑)TTLNANDGateOperatingPrinciple(TTL与非门工作原理)TTLLogicElectricalBehavior(TTL逻辑的电气特性)LogicLevelsandNoiseMargins

(逻辑电平和噪声容限)Fan-out,Drivingability,BehaviorofResistiveloads

(扇出、驱动能力、电阻性负载特性)UnusedInputs

(不用的输入端)——TTL系列

LOW(低态)：0.0～0.8V

HIGH(高态)：2.0~5.0V

40AdditionalTTLGateTypes

(其它TTL电路)Tri-Stateoutput,Open-CollectorGate

(三态输出、集电极开路OC门)NORGate,Non-inverter

(或非门、非反相门)3.10Transistor-TransistorLogic

(晶体管－晶体管逻辑)

41ABZVCC=+5VQ2Q3Q4Q5Q6D1AD1BPush-PullOutput(推拉式输出)

42Push-PullOutput推拉式输出二极管与门输入保护低导通截止截止高低ABZVCC=+5VQ2Q3Q4Q5Q6D1AD1B

43分相器二极管与门输入保护高导通导通1.0V0.7VABZVCC=+5VQ2Q3Q4Q5Q6D1AD1BPush-PullOutput(推拉式输出)２输入ＴＴＬ与非门

44LogicFamilies(逻辑系列)3.8CMOSFamiliesHC、HCTHighspeed(高速)AHC、AHCTFCT、FCT-T3.11TTLFamiliesHHighSpeed(高速)SSchottkey(肖特基)LLowPower[低功耗（LS）]AAdvanced(高级)（AS、ALS）FFastSpeed(快速)7454FAMnnDeviceMarks(器件标号)对称输出驱动

453.12CMOS/TTLInterfacing(接口)NeedConsider:NoiseMargin,Fan-out,CapacitanceLoads（需要考虑：噪声容限、扇出、电容负载）Abnormal(不正常状态)VOLmax0.5VOHmin2.7VIHmin2.0VILmax0.8TTLAbnormal(不正常状态)VOLmax0.33VILmax0.8VIHmin2.0VOHmin3.84CMOS

4674HCTDrives74LS

HIGH:3.84–2.0=1.84V

LOW:|0.33–0.8|=0.47VABNORMAL(不正常状态)VOLmax0.33VILmax0.8VIHmin2.0VOHmin3.8474HCTABNORMAL(不正常状态)VOLmax0.5VOHmin2.7VIHmin2.0VILmax0.874LS74LSDrives74HCT

HIGH:2.7–2.0=0.7V

LOW:|0.5–0.8|=0.3V1、DCNoiseMargin(直流噪声容限)

4774HCTDrives74LSLOWFan-Out

(低态扇出):2、Fan-OUT(扇出)

HIGHFan-Out(高态扇出)：高态剩余驱动能力：CMOS:74HCTIOH=–4mAIOL=4mAIIH=1AIIL=–1ATTL:74LSIOH=–400AIOL=8mAIIH=20AIIL=–0.4mA总扇出

482、Fan-Out(扇出)CMOS:74HCTIOH=–4mAIOL=4mAIIH=1AIIL=–1ATTL:74LSIOH=–400AIOL=8mAIIH=20AIIL=–0.4mA思考：74LS(TTL)驱动74HCT(CMOS)的情况？为什么说用TTL驱动TTL兼容的CMOS输入端几乎不用考虑直流扇出的限制？P96表3-6P97表3-7P115表3-11

493.13Low-VoltageCMOSLogicandInterfacing(低电压CMOS逻辑和接口)

50LVTTL输出可直接驱动TTL输入端如果输入是5V容许的，TTL输出可驱动LVTTL输入端如果LVTTL输出是5V容许的，TTL和LVTTL三态输出可驱动同一总线

513.14Emitter-CoupledLogic

(发射极耦合逻辑ECL)Howtoimprovespeed(如何提高速度)？

——

PreventingTransistorSaturation(防止晶体管饱和)Current-ModeLogic(CML,电流型逻辑)OrEmitter-CoupledLogic（ECL,也称为：发射极耦合）

52LOWInput：3.6VVCC=5.0VR1300R2330INOUT1O