09南京信息工程大学计算机组成原理试卷A

完好word版,09南京信息工程大学计算机构成原理试卷A答案完好word版,09南京信息工程大学计算机构成原理试卷A答案6/6完好word版,09南京信息工程大学计算机构成原理试卷A答案南京信息工程大学试卷2009－2010学年第

1

学期

计算机构成原理

课程试卷

(A

卷)本试卷共

页；考试时间

分钟；任课教师

马利；

出卷时间

2009年

12月学院

专业

年级

班学号

姓名

得分一、填空题（每题

1分，共

20分）1.在由n台计算机构成的并行计算机中，其运行程序的加速比一般都小于n，其主要原因是___A__和__B____。程序中有不能够并行的串行部分存在通讯开销2.在计算机系统中间，依照应用条件和硬件资源的不同样，数据传输方式能够采用A___传达、B__传达和C___传达三种方式。并行串行分时完成浮点加法或减法时，需要进行对阶、求和、规格化和舍入等步骤，在对阶时，使A阶向B阶看齐，使小阶的尾数向C移位，每D移一位，其阶码加1，直到两数的阶码相等为止。小大右右在多级储藏系统中,Cache储藏器的主要功能是___A___，虚假储藏器的主要功能是__B___。般配CPU和主存之间的速度般配主存和辅存之间的速度5.双端口储藏器和多模块交织储藏器都属于A___储藏器结构。但是前者采用B___技术，此后者采用C___技术。并行空间并行时间并行6.相联储藏器不是按地址而是按_A__接见的储藏器，其在cache中存放_B__在虚假储藏器中存放_C__。内容行地址表段表，页表，快表7.常用的地址映象方法有A、B、组相联映象三种。全相联直接相联8.总线的通讯方式有A和同步两种。异步二、选择题（每题2分，共20分）1.计算机中使用总线结构便于增减外设，同时。CＡ.减少了信息传输量Ｂ.提高了信息传输速度Ｃ.减少了信息传输线的条数Ｄ.三者均正确2.总线结构的主要优点是便于实现系统的模块化，其缺点是。CＡ.传输的地址和控制信息不能够同时出现.传输的地址和数据信息不能够同时出现Ｃ.不能够同时拥有两个总线主设备Ｄ.不能够同时使用多于两个总线设备3.指令周期是。D.CPU从主存取出一条指令的时间Ｂ.CPU执行一条指令的时间Ｃ.时钟周期时间Ｄ.CPU从主存取出一条指令并执行这条指令的时间4.组合逻辑控制器和微程序控制器的主要差异在于：。DＡ.ALU结构不同样Ｂ.数据通路不同样Ｃ.CPU存放器组织不同样Ｄ.微操作信号发生器的构成方法不同样5．在微程序控制器中，机器指令与微指令的关系是。B.每条机器指令由一条微指令来执行Ｂ.每条机器指令由一段微程序来讲解执行Ｃ.一段机器指令构成的程序可由一条微指令来执行Ｄ.一条微指令由若干条机器指令构成6.在指令格式中，采用扩展操作码设计方案的目的是。C减少指令字长度增加指令字长度保持指令字长度不变而增加指令操作的数量保持指令字长度不变而增加寻址空间7.指令系统中采用不同样寻址方式的目的主若是。B实现储藏程序的程序控制缩短指令长度，扩大寻址空间，提高编程灵便性能够直接接见外存供应扩展操作码的可能并降低指令译码难度8.微程序控制器中，“储藏逻辑”是指将控制逻辑储藏在中。AA.ROMB.RAMC.PLAD.Cache9.某浮点机，采用规格化浮点数表示，阶码用移码表示（最高位代表符号位），尾数用原码表示。以下哪个数的表示不是规格化浮点数。BA.阶码：1111111尾数：00B.阶码：0011111尾数：01C.阶码：1000001尾数：01D.阶码：0111111尾数：1010.最早提出“储藏程序”看法的是：。BA．BabbageB．V·NeumannC．PascalD．Bell三、计算题（每题10分，共20分）（1）按步骤写出的10001101海明码（无步骤不得分）K=8r=4位号:123456789101112Pi占位:p1p2b1p3b2b3b4p4b5b6b7b8p1:b1b2b4b5b7p2:b1b3b4b6b7p3:b2b3b4b8p4:b5b6b7b8p1=b1@b2@b4@b5@b7=0@为异或p1=b1@b3@b4@b6@b7=0p1=b2@b3@b4@b8=1p1=b4@b5@b6@b7@b8=1所以海明码为:001100011101G1=p1@b1@b2@b4@b5@b7=0G2=p2@b1@b3@b4@b6@b7=0G3=p3@b2@b3@b4@b8=0G4=p4@b4@b5@b6@b7@b8=0所以G1G2G3G4=0000经过检验无错（2），y=0.1011，用补码一位乘法求[x×y]补=？解[x]补，[-x]补(用双符号表示)[y]补=0.1011(用单符号表示)部分积乘数ynyn+1说明+yy=10，加[-x]补nn+1右移一位得P1+ynyn+1=11，右移一位得P2yy=01，加[x]nn+1补右移一位得P3+ynyn+1=10，加[-x]补右移一位得P4+yy=01，加[x]nn+1补最后一步不移位即[x×y]补四、综合题（每题8分，共40分）1、请画出三总线结构系统总线内存总线IOPCPU内存(通道)I/O总线I/O接口I/O接口2、某假想机主要部件如图——主储藏器IR——指令存放器，PC一—程序计数器C，D——暂存器

所示。其中：MBR——主存数据存放器MAR——主存地址存放器R0-R3——通用存放器要求依照此数据通路图，画出加法指令“ADD(R1)，(R2)+”的执行流程图。该指令的含义是进行求和操作，源操作数地址在存放器R1中，目的操作数寻址方式为自增型存放器间址方式(先取地址后加1)。图1数据通路图3、某16位机器所使用的指令格式和寻址方式以下所示，该机有2个20位基址存放器，4个16位变址存放器，16个16位通用存放器，指令汇编格式中的S(源)，D(目标)都是通用存放器，m是主存的一个单元，三种指令的操作码分别是MOV(OP)=（A）H，STA(OP)=(1B)H,LDA(OP)=(3C)H,MOV

是传达指令，

STA为写数指令，

LDA

为读数指令。15109

87

43

0OP

—目标

源

MOV

S,D1510987430OP基址源变址STAS,M位移量1510987430OP—目标LDAS,M位地址1）第一种指令是单字长二地址指令，RR型；第二种指令是双字长二地址指令RS型，其中S采用基址寻址或变址寻址，R由源存放器决定；第三种也是双字二地址指令，RS型，其中R由目标存放器决定，S由20位地址（直接寻址）决定。（2）办理器完成第一种指令所花的时间最短，因为是RR型指令，不需要接见储藏器。第二种指令所花的时间最长，因为是RS型指令，需要接见储藏器，同时要进行寻址方式的变换运算（基址或变址），这也要时间。第二种指令的执行时间不会等于第三种指令，因为第三种指令虽也接见储藏器，但节约了求有效地址运算的时间开销。4、据微程序控制器构成图简述工作过程指令存放器OP状态条件IR地址译码微地址存放器地址转移逻辑微命令信号控制储藏器S字段控制字段微命令存放器图3微程序控制器构成原理框图工作过程1取机器指令CM--取指微指令UIR--微指令字段-译码器–微命令--主存机器指令IR2转微程序入口IR操作码-微地址形成电路微程序入口--UARCM首条微指令--UIR3执行首条微指令:UIR微命令字段-译码器微命令-操作部件4取后续微指令:微地址字段现行微地址微地址形成电路后续微地址UAR运行状态CM后续微指令-UIR红色字体为箭头上的字5、有一个16K×16位的储藏器，由1K×4位的动向RAM芯片构成（芯片内是64×64结构），问：（1）总合需要多少RAM芯片？（2）储藏体的构成框图。（3）采用异步方式，如单元刷新间隔不高出2ms，则刷新信号周期是多少？（4）如采用集中式刷新方式，储藏器刷新一遍最少用多少读/写周期？（