组合逻辑电路课件

第四章

组合逻辑电路重难点：组合逻辑电路（芯片）的分析与设计4.1组合逻辑电路的分析与设计

4.4译码器

4.2组合逻辑电路的竞争冒险

4.3编码器

4.6加法器4.5数据分配器与数据选择器4.7数值比较器第四章

组合逻辑电路重难点：4.1组合逻辑电路的分14.1组合逻辑电路的分析与设计组合逻辑电路的一般框图在任何时刻，输出状态只取决于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路称为组合逻辑电路。它可用如下的逻辑函数来描述，即： Fi=fi(A1，A2，…，An)(i=1，2，…，m)， 式中A1，A2，…，An为输入变量。组合逻辑电路的特点：（1）输出与输入之间没有反馈延迟通路；（2）电路中不含记忆元件。4.1组合逻辑电路的分析与设计组合逻辑电路的一般框图2一.组合逻辑电路的分析

组合逻辑电路的分析是对已知的逻辑电路用逻辑代数的原理加以解析，以判断其逻辑功能或提出改进方案。分析一般分为以下步骤:(1)从已知的逻辑电路写出逻辑表达式。(2)运用逻辑代数变换和化简。(3)列出真值表。(4)根据真值表进行逻辑分析与改进。下面通过实例具体说明分析过程：一.组合逻辑电路的分析组合逻辑电路的分析3例1分析右图的逻辑电路。解：1）列出表达式2）变换或化简电路实现对A、B的异或运算。T1=T2=T3=F=F=A+B3）真值表ABF000011101110例1分析右图的逻辑电路。解：2）变换或化简电路实4例2分析右图的逻辑电路。解：1）列出表达式2）变换或化简3）真值表F=A+ABC+C=(A+C)+ABC=A+C+ABC=A+C=ABCABCABCCA·ACF&&&4）改进电路ABCF&&&&ABCAABCABCC电路实现对A、C的或运算。例2分析右图的逻辑电路。解：2）变换或化简3）真值表5例3分析右图中的逻辑电路111111真值表变换化简F=A+B+C=A()+B()+C()=AB+AC+AB+BC+AC+BCABCCABCBABCA··解:F=ABCF&&&&ABCAABCC&ABCB例3分析右图中的逻辑电路111111真值表变换化简ABC6从真值表可看出，电路的逻辑功能为：输入相同，输出为0；输入相异，输出为1。从逻辑表达式看，化简后为最简与或函数式，但不是最简单的与非逻辑函数式。化简视实际情况而定。从真值表可看出，电路的逻辑功能为：输7二组合逻辑电路的设计原理性逻辑设计的一般步骤如下：(1)分析设计任务，确定输入、输出变量，找到输出与输入之间的因果关系，列出真值表；

(2)根据真值表写出逻辑表达式,(3)化简变换逻辑表达式，从而画出逻辑图。

例1设计一个有三个输入变量ABC的奇偶校正电路。输入量1的个数为奇数时，输出F为1；输入量1的个数为偶数时，输出F为0。解：1）列真值表真值表2）写出表达式二组合逻辑电路的设计原理性逻辑设计的一般步骤如下：例183）化简变换、画出逻辑电路ABC1=1=F逻辑电路3）化简变换、画出逻辑电路ABC1=1=F逻辑电路9例2设三台电动机A、B、C，要求(1)A开机则B也开机；(2)B开机则C也开机。如果不满足上述条件，即发生报警。试写出报警信号逻辑表达式，并用与非门实现。真值表解:设输出变量F报警为1，输入变量ABC开机为1。逻辑表达式及化简变换逻辑电路ACF&&&&&B例2设三台电动机A、B、C，要求(1)A开机则B也开机；10例3试设计一个三人表决电路，多数人同意，提案通过，否则提案不通过。BCA00011110011111真值表解：设输出变量F，提案通过为1，输入变量A、B、C，表决同意为1。ABCF00000010010001111000101111011111=BC+AC+AB逻辑表达式及化简变换逻辑电路最简的逻辑表达式用一定规格的集成器件实现时，其电路结构不一定是最简单和最经济的，这是工程设计与原理设计的不同之处。例3试设计一个三人表决电路，多数人同意，提案通过，否则11课堂练习1：下图为两地控制一盏灯的电路。A、B为单刀双掷开关，装在两地。设F=1为灯亮，开关向上，A=1、B=1。试写出灯亮的逻辑式。真值表解:课堂练习1：下图为两地控制一盏灯的电路。A、B为单刀双掷开关12解:××××××课堂练习2：设计一个8421BCD码的检码电路，要求当输入量DCBA≤2，或>7时，电路输出F为高电平，试用最少的2输入与非门设计该电路。真值表ACF&&B&&解:××××课堂练习2：设计一个842113课堂练习3：举重比赛有三个裁判员A、B、C，另外有一个主裁判D。A、B、C裁判认为合格时为一票,D裁判认为合格时为二票。多数通过时输出F=1。试用与非门设计多数通过的表决电路。解:真值表11××1×1×1××1×1

1

1FABCD&&&&&课堂练习3：举重比赛有三个裁判员A、B、C，另外有一个主裁判14前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。实际上，从信号输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。由于这个原因，可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。4.2组合逻辑电路的竞争与冒险前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生15一.产生竞争冒险的原因与门G2的2个输入信号Ā和A在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。由以上分析可知，当电路中存在由非门产生的互补信号，且在互补信号的状态发生变化时就可能出现冒险现象，这是产生竞争冒险的原因之一。Ā滞后AĀA一.产生竞争冒险的原因与门G2的2个输入信号Ā和A在不16例如：逻辑电路如图所示电路输出逻辑表达式为F=AC+BĀ，当C和B都为1时，F=A+Ā=1与A的状态无关

。但是，在A由1变0时，Ā由0变1有一延迟时间，在这个时间间隔内，G2和G3的输出AC和BĀ同时为0，因而使输出出现一负跳变的窄脉冲，即冒险现象。

工作波形图

例如：逻辑电路如图所示电路输出逻辑表达式为F=AC+BĀ，17二.竞争冒险的消除

1.增加乘积项，消掉互补变量例如，F=AB+ĀC，在B=C=1时F=A+Ā会产生竞争冒险。可以在表达式中增BC项，即F=AB+ĀC+BC不改变逻辑关系，但加入BC项之后，在B=C=l时F=A+Ā+1·1=1，通过BC项屏蔽了竞争冒险。2.加滤波电容由于竞争冒险的尖脉冲都是窄脉冲，可以在输出端接上几百微微法的滤波电容，就可以消除冒险脉冲。二.竞争冒险的消除1.增加乘积项，消掉互补变量184.3编码器将若干个0和1按一定规律编排成二进制代码，称为编码。完成编码工作的电路称为编码器。特点：1）编码器有若干个输入，在某一时刻只有一个输入信号有效，被转换为二进制代码。该信号取值与其它输入信号不同，若为1称高电平输入有效，否则称低电平输入有效。2）编码器输出为二进制代码。若输出代码按有效输入端下标所对应的二进制编码输出，这种情况称为输出高电平有效；若输出代码按有效输入端下标所对应的二进制编码的反码输出，这种情况称为输出低电平有效。4.3编码器将若干个0和1按一定规律编排成二进制代码，19由功能表可知：编码器有4个输入信号，高电平有效；2位二进制代码输出，高电平有效。逻辑表达式:Y1=Ī0Ī1I2Ī3+Ī0Ī1Ī2I3Y0=Ī0I1Ī2Ī3+Ī0Ī1Ī2I3输入输出I0I1I2I3Y1Y0100000010001001010000111功能表编码器的工作原理

1.4线-2线编码器由功能表可知：输入输出I0I1I2I3Y1Y0100000020逻辑电路值得注意：在逻辑图中，当I0I1I2I3=0000和I0I1I2I3=1000时，Y1Y0=00，前者输出无效，而后者输出有效，这两种情况在实际中是必须加以区别的。

100000000001000011110010000001110000逻辑电路值得注意：在逻辑图中，当I0I1I2I3=00021改进逻辑电路电路中增加一个输出信号GS，称为控制使能标志。输入信号中只要存在有效电平，则GS=1，输出代码00为有效；只有I0～I3均为0时，GS=0，此时的输出代码00为无效代码。

改进逻辑电路电路中增加一个输出信号GS，称为控制使能标志224个输入的优先级别的高低次序依次为I3、I2、I1、I0。逻辑表达式为：Y1=I2Ī3+I3Y0=I1Ī2Ī3+I3

由于有了无关项，逻辑表达式比前面介绍的非优先编码器简单些。

2.优先编码器上面讨论的编码器对输入信号有一定的要求，即任何时刻输入有效信号不能超过1个。当同一时刻出现多个有效的输入信号，会引起输出混乱。为保证工作可靠,电路必须采用优先编码器，这种编码器能按事先安排的输入端优先次序输出代码。输入输出I0I1I2I3Y1Y0100000×10001××1010×××1114线-2线优先编码器功能表

4个输入的优先级别的高低次序依次为I3、I2、I1、I023二.集成电路编码器在集成器件应用中，分析器件的工作原理应从功能表入手。

1．8线-3线优先编码器74148功能表

输入输出EII0I1I2I3I4I5I6I7A2A1A0GSEO1××××××××11111011111111111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×01111111100100111111111101二.集成电路编码器在集成器件应用中，分析器件的工作原理应24工作原理：(1)数据信号：输入I7~I0低电平有效，优先权递减；输出A2AlA0低电平有效。(2)控制信号（EI、GS、EO）：EI输入使能端（片选信号）:=0允许编码，=1禁止编码。若EI=0，且有有效输入信号，优先编码工作状态标志GS=0，表示A2AlA0为有效编码。例：I5=0，其余为1，则A2AlA0=010，反码Ā2ĀlĀ0=101。若EI=0，且I7~I0全为1，则GS=1，表示A2AlA0为无效编码，此时，输出使能端EO=0（其它状态均为1），表示有无效信号输入。若EI=1，A2AlA0=111，GS=1，A2AlA0无效。GS编码工作状态标志：=0编码有效，=1编码无效。EO输出使能端：=0有无效信号输入，=1有效信号输入。工作原理：(1)数据信号：输入I7~I0低电平有效，优先权递25(3)逻辑关系（利用输出为0列表达式）利用A+ĀB=A+B和A+Ā=1的关系化简

同理可得(3)逻辑关系（利用输出为0列表达式）利用A+ĀB=A+B26(4)内部逻辑电路&&&&&&&&&&&&&&≥1111111111111EOGS0A1A2A0I1I2I3I4I5I6I7IEI≥1≥1(4)内部逻辑电路&&&&&&&&&&&&&&≥11111127图中信号端有圆圈表示该信号是低电平有效，无圆圈表示该信号是高电平有效。利用EO信号，与另一片同样器件的EI连接，可以组成多输入端的优先编码器(5)74148编码器的图形符号及引脚图图中信号端有圆圈表示该信号是低电平有效，无圆圈表示该信号是高28对低位(Ⅰ)编码，高位(Ⅱ)编码无效，输出DCBA在1111～1000之间变化，反码为0000～0111。。低位(Ⅰ)禁止，高位(Ⅱ)编码，输出DCBA在0111～0000之间变化，反码为1000～1111。(6)应用举例两片74148组成16位输入、4位二进制码输出的优先编码器，芯片Ⅰ为低位，芯片Ⅱ为高位。逻辑电路111(Ⅰ)(Ⅱ)均禁止编码，GS=GSl·GS2=l，输出无效。01111111011111000111111111110010111对低位(Ⅰ)编码，高位(Ⅱ)编码无效，输出DCBA在11129工作原理

当EI2=0时，高位芯片(Ⅱ)允许编码，但若无有效输入信号，则EO2=0，从而使EI1=0，允许低位芯片(Ⅰ)编码。这时高位芯片(Ⅱ)的A2AlA0=111，使与门C、B、A都打开，C、B、A的状态取决于低位芯片(Ⅰ)的A2AlA0，而D=GS2，总是等于1，所以输出代码在1111～1000之间变化，其反码为0000～0111。当EI2=0且芯片(Ⅱ)存在有效输入信号(至少一个输入为低电平)时，EO2=1，从而EI1=1，高位芯片(Ⅱ)编码，低位芯片(Ⅰ)禁止编码，其输出A2AlA0=111。显然，高位芯片(Ⅱ)的编码级别优先于低位片(Ⅰ)。此时D=GS2=O，C、B、A取决于高位片的A2AlA0，输出代码在0111～0000之间变化，其反码为1000～1111。整个电路实现了16位输入的优先编码，其中I15具有最高的优先级别，优先级别从I15至I0依次递减。工作原理当EI2=0时，高位芯片(Ⅱ)允许编码，但若无有效304.4译码器译码是编码的逆过程，也就是将含有特定含义的二进制代码输入信号的原意翻译出来，既变换为相应的输出控制信号或者另一种形式的代码。完成此任务的组合逻辑电路称为编码器。译码器的输入信号是二进制代码，而输出信号通常有两种情况。一种是一路控制信号，称为唯一地址译码器，它常用于计算机中对存储器单元地址译码，即将每一个地址代码转换成一个有效信号，从而选中对应的单元。另一种是多路控制信号，称为代码变换器。4.4译码器译码是编码的逆过程，也就是将含有特定含义的二31唯一地址译码器（74138型二进制集成译码器）功能表输入输出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7×1××××11111111××1×××111111110×××××111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110唯一地址译码器（74138型二进制集成译码器）功能表输321).数据信号：输入二进制代码CBA高电平有效，输出Y0～Y7低电平有效。3).译码状态各输出的逻辑表达式:用途:1）译码器能产生3变量函数的全部最小项，利用这一点能够方便地实现3变量逻辑函数。

2）常用于计算机中的地址译码。工作原理：2).输入使能端:G1=1，，同时满足,允许译码，否则禁止译码。1).数据信号：输入二进制代码CBA高电平有效，输出Y0330Y1Y2Y3Y4Y5Y6YB2GA2G1GGABC7Y1111111&&&&&&&&&74138逻辑电路及图形符号0Y1Y2Y3Y4Y5Y6YB2GA2G1GGABC7Y1134解：1）将原式转化为最小项表达式例1试用138译码器实现组合逻辑函数F=B+C。2）将输入变量CBA变换为对应的Yi端

3）画出逻辑电路ABC解：1）将原式转化为最小项表达式例1试用138译码器实35解：设Ai为被减数，Bi为减数，Ci为低位借位，Ci+1为本位借位，Di为差。1）列真值表例2试用138译码器构成一位全减器。1111100011001010100110110110101110000000AiBiCiDiCi+12）写出最小项表达式并进行转换

解：设Ai为被减数，Bi为减数，Ci为低位借位，Ci+1为363）画出一位减法器的逻辑图iiiDiCi+13）画出一位减法器的逻辑图iDi37在电子技术和计算机技术中,经过数字处理的信号,常要送到数码显示器件显示,而数字处理信号是二进制数,显示信号习惯用十进制数。数字显示器的任务就是将输入的二进制代码翻译成数字显示代码，并输出至数码显示器显示。数字显示器包含两个部分：1）数码显示器件（工程上用得最多的是即发光二极管显示器LED）。2）显示译码器。二.数字显示器在电子技术和计算机技术中,经过数字处理的信号,常要送到数码显38

1.七段发光二极管显示器(LED)由七段发光二极管组成，有两种连接方式，即共阳极连接和共阴极连接。·共阴极连接Vcc+··a

b

c

d

e

f

gab

c

de

f

g··共阳极连接若显示，对共阳极连接，abcdefg=0100100,若显示，对共阴极连接，abcdefg=1111001,1.七段发光二极管显示器(LED)由七段发光二极管组成39

2.LED显示译码器(7448芯片)1111111111示显出输入输功能91100111001x181111110001x170000111110x161111100110x151101101010x141100110010x131001111100x121011010100x110000111000x1译码0011111000011000000111010110100000001零灭11111111xxxxx0灯试00000000(输入)xxxxxx灯灭形字gfedcbaBI/RBOABCDRBILT82.LED显示译码器(7448芯片)111111111140功能说明正常译码（LT=1，RBI=1）输出高电平有效，显示器有显示，译码器只能与共阴极的LED显示器相配；当输入为0000,0010,0011,0101,0111,1000,1001时，输出a段为高电平,其表达式为：译码器fYaYbYcYdYeYfYg

DCBALTRBIRBO灭灯输入BI/RBO有时作为输入，有时作为输出。当BI/RBO作为输入使用，且BI=0时，无论其他输入端是什么电平，所有各段输出a～g均为0，所以字形熄灭。

功能说明正常译码（LT=1，RBI=1）译码器fYaYbYc41试灯输入（LT=0）输出全为高电平,显示器显示“8”。利用此端可检查显示器的好坏。动态灭零输入(RBI=0，LT=l，且DCBA=0000)各段输出为低电平，输入字形“0”熄灭，故称“灭零”。灭零输出(RBO)当满足“灭零”条件时，输出端BI/RBO=0；否则为1。该端主要用于多个译码器之间的连接，消去高位的零。

000010100101011DCBALTDCBALTDCBALT777g

g

g

试灯输入（LT=0）输出全为高电平,显示器显424.5数据选择器与数据分配器在计算机系统中，有时需要将某一路数据分配到不同的数据通道上，实现这种功能的电路称为数据分配器，也称多路分配器。，有时需要把多个通道的数据经过选择传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。4.5数据选择器与数据分配器在计算机系统中，有时需要将43一数据分配器

工作原理输出Y0Y1Y2Y3输入D地址输入A0A1例：用74138译码器实现八路数据分配的功能。

00011011地址输入⊥使能端数据输入D数据输出当G1=1，允许数据分配。若将输入数据转送至输出端Y2=D，地址输入应为CBA=010。此时其余输出端均为1，一数据分配器工作原理输出输入地址输入例：用74134474138编码器作为数据分配器的功能表输入输出G1G2BG2ACBAY0Y1Y2Y3Y4Y5Y6Y700××××1111111110D000D111111110D0011D11111110D01011D1111110D011111D111110D1001111D11110D10111111D1110D110111111D110D1111111111D74138编码器作为数据分配器的功能表输入输45二数据选择器

工作原理(四选一）输入D0D1D2D3输出Y选择输入A0A100011011输出Y的表达式由此可见：当A0A1（mi）为控制信号，Di为数据信号时，输入输出逻辑关系为四选一选择器；当Di为控制信号，A0A1（mi）为数据信号时，输入输出逻辑关系为二变量的逻辑函数。二数据选择器工作原理(四选一）输入输出选择输入04674lS151集成电路数据选择器输入输出使能G选择CBAY=1×××00000D00001D10010D20011D30100D40101D50110D60111D7功能表(八选一）逻辑符号D0D1D2D3D4D5D6D774lS151GABCYW输出Y的表达式74lS151集成电路数据选择器输入输472.74lS151集成电路数据选择器的应用

例：试用74LS151实现真值表所示逻辑函数。解：1)根据真值表写出最小项表达式D0D1D2D3D4D5D6D774lS151GABCYWABCY000000100100011110011010110111112)根据74LS151选择器的功能将最小项表达式转换成对应的输出形式Y=m3D3+m4D4+m6D6+m7D73)将D3D4D6D7接1，式中没有出现的最小项为m0m1m2m5，其对应的控制变量D0D1D2D5接0，由此画出的逻辑图。

CBAY0001101102.74lS151集成电路数据选择器的应用例：试用748例：试用选择器74LS151产生逻辑函数L=XYZ+XYZ+XY解：1)将已知函数变换成最小项表达式2)转换成对应的输出形式Y=m3D3+m5D5+m6D6+m7D73)将D7、D6、D5、D3接1，D4、D2、D1、D0接0则74LS151输出与L的表达式完全相同。逻辑电路图：D0D1D2D3D4D5D6D774lS151GABCYWZYXL000101110例：试用选择器74LS151产生逻辑函数L=XYZ+XYZ494.6加法器计算机完成各种复杂运算的基础是算术加法运算。完成算术加法运算的电路是加法器。一、半加器若只考虑了两个加数本身，不考虑由低位来的进位，两个1位二进制数相加，称为半加，实现半加运算的逻辑电路称为半加器。A和B分别为被加数及加数，S为和数，C为进位数的半加器真值表为

ABSC0000011010101101逻辑表达式为逻辑电路åCOABSCABC=1

&S4.6加法器计算机完成各种复杂运算的基础是算术加法运算。50二、全加器全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。设Ai和Bi分别是被加数及加数，Ci为相邻低位来的进位数，Si为本位和数(称为全加和)，Ci+1为相邻高位的进位数，全加器真值表为：逻辑表达式为1111110011101010100110110010100110000000Ci真值表SiAiBiCi+1逻辑电路)iiB(ACiÅAiBiÅAiBiCOCO二、全加器全加器能进行加数、被加数和低位来的进位信号相加，并514.7数值比较器数字系统中，用来比较两个二进制数大小及是否相等的电路称为数值比较器。一、比较器的构成原理当A和B都是1位数二进制数时，它们的取值和比较结果可由1位数值比较器的真值表表示。逻辑表达式输入输出ABFA>BFA<BFA=B00001010101010011001真值表4.7数值比较器数字系统中，用来比较两个二进制数大小52

1位数值比较器逻辑图

1位数值比较器逻辑图53二、集成数值比较器1．集成数值比较器74LS85功能数码输入级联输入输出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3>B3××××××100A3<B3××××××010A3=B3A2>B2×××××100A3=B3A2<B2×××××010A3=B3A2=B2A1>B1××××100A3=B3A2=B2A1<B1××××010A3=B3A2=B2A1=B1A0>B0×××100A3=B3A2=B2A1=B1A0<B0×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0001001二、集成数值比较器1．集成数值比较器74LS85功能数码输54工作原理输入变量包括两个4位二进制数A3A2A1A0与B3B2B1B0、和IA>B、IA<B

、IA=B,其中IA>B、IA<B

、IA=B是级联输入信号,接低位数比较器的比较结果。用于组成更多位数的数值比较器。仅1个数值比较器工作时，需对IA>B、IA<B、IA=B进行处理，即IA>B=IA<B=0，IA=B=1。当2个数值比较器级联时，若高位比较器的两数相等，则比较结果由低位级联输入信号IA>B、IA<B、IA=B而定。根据功能表可推出输出FA>B、FA<B、FA=B的逻辑表达式。

工作原理输入变量包括两个4位二进制数A3A2A1A0与B3B552.数值比较器的应用

例.试用两片74LS85构成八位数值比较器，画出逻辑图。解：A3B3A2B2A1B1A0B0

A3B3A2B2A1B1A0B0

100最后比较结果低4位比较结果2.数值比较器的应用例.试用两片74LS85构成八位数56例：试用数值比较器实现真值表所示逻辑函数。

解:当A3A2A1A0>0110时，F3=l；当A3A2A1A0<0110时，F2=1；而A3A2A1A0=0110时，F1=1。可用一片74LS85比较器实现上述逻辑功能。

A3A2A1A0F1F2F30000010000101000100100011010010001001010100110100011100110000011001001101000110110011100001F1F2F3100A30A21A11A00例：试用数值比较器实现真值表所示逻辑函数。解:当A3A57小结1．组合逻辑电路的特点：输出状态只决定于同一时刻的输入状态，简单的组合逻辑电路可由逻辑门电路组成。2．分析组合逻辑电路的步骤:（1）写出已知电路各输出端的逻辑表达式；（2）化简和变换逻辑表达式；（3）列出真值表，确定功能。3．设计逻辑门组合逻辑电路的步骤大致是:（1）根据命题列出真值表；（2）写出输出端的逻辑表达式；（3）化简和变换逻辑表达式；（4）画出逻辑图。小结1．组合逻辑电路的特点：输出状态只决定于同一时刻的输入状58小结常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数据分配器、加法器、数值比较器。这些组合逻辑器件功能灵活，扩展方便，便于构成较复杂的逻辑系统。应用组合逻辑器件进行组合电路设计时，应用的原理和步骤与用逻辑门设计组合电路基本一致，但应注意：（1）对逻辑表达式的变换与化简的目的是使其尽可能与组合逻辑器件的输出形式一致，而不是尽量简化；

（2）应考虑充分合理应用组合器件的功能，尽量选用较少种类的器件和较简单的器件满足设计要求。（3）当只需组合器件的部分功能时，需要对有关输入、输出信号作适当的处理；当出现一个组合器件不能满足设计要求时，需要对组合器件进行扩展。小结常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、59第四章

组合逻辑电路重难点：组合逻辑电路（芯片）的分析与设计4.1组合逻辑电路的分析与设计

4.4译码器

4.2组合逻辑电路的竞争冒险

4.3编码器

4.6加法器4.5数据分配器与数据选择器4.7数值比较器第四章

组合逻辑电路重难点：4.1组合逻辑电路的分604.1组合逻辑电路的分析与设计组合逻辑电路的一般框图在任何时刻，输出状态只取决于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路称为组合逻辑电路。它可用如下的逻辑函数来描述，即： Fi=fi(A1，A2，…，An)(i=1，2，…，m)， 式中A1，A2，…，An为输入变量。组合逻辑电路的特点：（1）输出与输入之间没有反馈延迟通路；（2）电路中不含记忆元件。4.1组合逻辑电路的分析与设计组合逻辑电路的一般框图61一.组合逻辑电路的分析

组合逻辑电路的分析是对已知的逻辑电路用逻辑代数的原理加以解析，以判断其逻辑功能或提出改进方案。分析一般分为以下步骤:(1)从已知的逻辑电路写出逻辑表达式。(2)运用逻辑代数变换和化简。(3)列出真值表。(4)根据真值表进行逻辑分析与改进。下面通过实例具体说明分析过程：一.组合逻辑电路的分析组合逻辑电路的分析62例1分析右图的逻辑电路。解：1）列出表达式2）变换或化简电路实现对A、B的异或运算。T1=T2=T3=F=F=A+B3）真值表ABF000011101110例1分析右图的逻辑电路。解：2）变换或化简电路实63例2分析右图的逻辑电路。解：1）列出表达式2）变换或化简3）真值表F=A+ABC+C=(A+C)+ABC=A+C+ABC=A+C=ABCABCABCCA·ACF&&&4）改进电路ABCF&&&&ABCAABCABCC电路实现对A、C的或运算。例2分析右图的逻辑电路。解：2）变换或化简3）真值表64例3分析右图中的逻辑电路111111真值表变换化简F=A+B+C=A()+B()+C()=AB+AC+AB+BC+AC+BCABCCABCBABCA··解:F=ABCF&&&&ABCAABCC&ABCB例3分析右图中的逻辑电路111111真值表变换化简ABC65从真值表可看出，电路的逻辑功能为：输入相同，输出为0；输入相异，输出为1。从逻辑表达式看，化简后为最简与或函数式，但不是最简单的与非逻辑函数式。化简视实际情况而定。从真值表可看出，电路的逻辑功能为：输66二组合逻辑电路的设计原理性逻辑设计的一般步骤如下：(1)分析设计任务，确定输入、输出变量，找到输出与输入之间的因果关系，列出真值表；

(2)根据真值表写出逻辑表达式,(3)化简变换逻辑表达式，从而画出逻辑图。

例1设计一个有三个输入变量ABC的奇偶校正电路。输入量1的个数为奇数时，输出F为1；输入量1的个数为偶数时，输出F为0。解：1）列真值表真值表2）写出表达式二组合逻辑电路的设计原理性逻辑设计的一般步骤如下：例1673）化简变换、画出逻辑电路ABC1=1=F逻辑电路3）化简变换、画出逻辑电路ABC1=1=F逻辑电路68例2设三台电动机A、B、C，要求(1)A开机则B也开机；(2)B开机则C也开机。如果不满足上述条件，即发生报警。试写出报警信号逻辑表达式，并用与非门实现。真值表解:设输出变量F报警为1，输入变量ABC开机为1。逻辑表达式及化简变换逻辑电路ACF&&&&&B例2设三台电动机A、B、C，要求(1)A开机则B也开机；69例3试设计一个三人表决电路，多数人同意，提案通过，否则提案不通过。BCA00011110011111真值表解：设输出变量F，提案通过为1，输入变量A、B、C，表决同意为1。ABCF00000010010001111000101111011111=BC+AC+AB逻辑表达式及化简变换逻辑电路最简的逻辑表达式用一定规格的集成器件实现时，其电路结构不一定是最简单和最经济的，这是工程设计与原理设计的不同之处。例3试设计一个三人表决电路，多数人同意，提案通过，否则70课堂练习1：下图为两地控制一盏灯的电路。A、B为单刀双掷开关，装在两地。设F=1为灯亮，开关向上，A=1、B=1。试写出灯亮的逻辑式。真值表解:课堂练习1：下图为两地控制一盏灯的电路。A、B为单刀双掷开关71解:××××××课堂练习2：设计一个8421BCD码的检码电路，要求当输入量DCBA≤2，或>7时，电路输出F为高电平，试用最少的2输入与非门设计该电路。真值表ACF&&B&&解:××××课堂练习2：设计一个842172课堂练习3：举重比赛有三个裁判员A、B、C，另外有一个主裁判D。A、B、C裁判认为合格时为一票,D裁判认为合格时为二票。多数通过时输出F=1。试用与非门设计多数通过的表决电路。解:真值表11××1×1×1××1×1

1

1FABCD&&&&&课堂练习3：举重比赛有三个裁判员A、B、C，另外有一个主裁判73前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。实际上，从信号输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。由于这个原因，可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。4.2组合逻辑电路的竞争与冒险前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生74一.产生竞争冒险的原因与门G2的2个输入信号Ā和A在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。由以上分析可知，当电路中存在由非门产生的互补信号，且在互补信号的状态发生变化时就可能出现冒险现象，这是产生竞争冒险的原因之一。Ā滞后AĀA一.产生竞争冒险的原因与门G2的2个输入信号Ā和A在不75例如：逻辑电路如图所示电路输出逻辑表达式为F=AC+BĀ，当C和B都为1时，F=A+Ā=1与A的状态无关

。但是，在A由1变0时，Ā由0变1有一延迟时间，在这个时间间隔内，G2和G3的输出AC和BĀ同时为0，因而使输出出现一负跳变的窄脉冲，即冒险现象。

工作波形图

例如：逻辑电路如图所示电路输出逻辑表达式为F=AC+BĀ，76二.竞争冒险的消除

1.增加乘积项，消掉互补变量例如，F=AB+ĀC，在B=C=1时F=A+Ā会产生竞争冒险。可以在表达式中增BC项，即F=AB+ĀC+BC不改变逻辑关系，但加入BC项之后，在B=C=l时F=A+Ā+1·1=1，通过BC项屏蔽了竞争冒险。2.加滤波电容由于竞争冒险的尖脉冲都是窄脉冲，可以在输出端接上几百微微法的滤波电容，就可以消除冒险脉冲。二.竞争冒险的消除1.增加乘积项，消掉互补变量774.3编码器将若干个0和1按一定规律编排成二进制代码，称为编码。完成编码工作的电路称为编码器。特点：1）编码器有若干个输入，在某一时刻只有一个输入信号有效，被转换为二进制代码。该信号取值与其它输入信号不同，若为1称高电平输入有效，否则称低电平输入有效。2）编码器输出为二进制代码。若输出代码按有效输入端下标所对应的二进制编码输出，这种情况称为输出高电平有效；若输出代码按有效输入端下标所对应的二进制编码的反码输出，这种情况称为输出低电平有效。4.3编码器将若干个0和1按一定规律编排成二进制代码，78由功能表可知：编码器有4个输入信号，高电平有效；2位二进制代码输出，高电平有效。逻辑表达式:Y1=Ī0Ī1I2Ī3+Ī0Ī1Ī2I3Y0=Ī0I1Ī2Ī3+Ī0Ī1Ī2I3输入输出I0I1I2I3Y1Y0100000010001001010000111功能表编码器的工作原理

1.4线-2线编码器由功能表可知：输入输出I0I1I2I3Y1Y0100000079逻辑电路值得注意：在逻辑图中，当I0I1I2I3=0000和I0I1I2I3=1000时，Y1Y0=00，前者输出无效，而后者输出有效，这两种情况在实际中是必须加以区别的。

100000000001000011110010000001110000逻辑电路值得注意：在逻辑图中，当I0I1I2I3=00080改进逻辑电路电路中增加一个输出信号GS，称为控制使能标志。输入信号中只要存在有效电平，则GS=1，输出代码00为有效；只有I0～I3均为0时，GS=0，此时的输出代码00为无效代码。

改进逻辑电路电路中增加一个输出信号GS，称为控制使能标志814个输入的优先级别的高低次序依次为I3、I2、I1、I0。逻辑表达式为：Y1=I2Ī3+I3Y0=I1Ī2Ī3+I3

由于有了无关项，逻辑表达式比前面介绍的非优先编码器简单些。

2.优先编码器上面讨论的编码器对输入信号有一定的要求，即任何时刻输入有效信号不能超过1个。当同一时刻出现多个有效的输入信号，会引起输出混乱。为保证工作可靠,电路必须采用优先编码器，这种编码器能按事先安排的输入端优先次序输出代码。输入输出I0I1I2I3Y1Y0100000×10001××1010×××1114线-2线优先编码器功能表

4个输入的优先级别的高低次序依次为I3、I2、I1、I082二.集成电路编码器在集成器件应用中，分析器件的工作原理应从功能表入手。

1．8线-3线优先编码器74148功能表

输入输出EII0I1I2I3I4I5I6I7A2A1A0GSEO1××××××××11111011111111111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×01111111100100111111111101二.集成电路编码器在集成器件应用中，分析器件的工作原理应83工作原理：(1)数据信号：输入I7~I0低电平有效，优先权递减；输出A2AlA0低电平有效。(2)控制信号（EI、GS、EO）：EI输入使能端（片选信号）:=0允许编码，=1禁止编码。若EI=0，且有有效输入信号，优先编码工作状态标志GS=0，表示A2AlA0为有效编码。例：I5=0，其余为1，则A2AlA0=010，反码Ā2ĀlĀ0=101。若EI=0，且I7~I0全为1，则GS=1，表示A2AlA0为无效编码，此时，输出使能端EO=0（其它状态均为1），表示有无效信号输入。若EI=1，A2AlA0=111，GS=1，A2AlA0无效。GS编码工作状态标志：=0编码有效，=1编码无效。EO输出使能端：=0有无效信号输入，=1有效信号输入。工作原理：(1)数据信号：输入I7~I0低电平有效，优先权递84(3)逻辑关系（利用输出为0列表达式）利用A+ĀB=A+B和A+Ā=1的关系化简

同理可得(3)逻辑关系（利用输出为0列表达式）利用A+ĀB=A+B85(4)内部逻辑电路&&&&&&&&&&&&&&≥1111111111111EOGS0A1A2A0I1I2I3I4I5I6I7IEI≥1≥1(4)内部逻辑电路&&&&&&&&&&&&&&≥11111186图中信号端有圆圈表示该信号是低电平有效，无圆圈表示该信号是高电平有效。利用EO信号，与另一片同样器件的EI连接，可以组成多输入端的优先编码器(5)74148编码器的图形符号及引脚图图中信号端有圆圈表示该信号是低电平有效，无圆圈表示该信号是高87对低位(Ⅰ)编码，高位(Ⅱ)编码无效，输出DCBA在1111～1000之间变化，反码为0000～0111。。低位(Ⅰ)禁止，高位(Ⅱ)编码，输出DCBA在0111～0000之间变化，反码为1000～1111。(6)应用举例两片74148组成16位输入、4位二进制码输出的优先编码器，芯片Ⅰ为低位，芯片Ⅱ为高位。逻辑电路111(Ⅰ)(Ⅱ)均禁止编码，GS=GSl·GS2=l，输出无效。01111111011111000111111111110010111对低位(Ⅰ)编码，高位(Ⅱ)编码无效，输出DCBA在11188工作原理

当EI2=0时，高位芯片(Ⅱ)允许编码，但若无有效输入信号，则EO2=0，从而使EI1=0，允许低位芯片(Ⅰ)编码。这时高位芯片(Ⅱ)的A2AlA0=111，使与门C、B、A都打开，C、B、A的状态取决于低位芯片(Ⅰ)的A2AlA0，而D=GS2，总是等于1，所以输出代码在1111～1000之间变化，其反码为0000～0111。当EI2=0且芯片(Ⅱ)存在有效输入信号(至少一个输入为低电平)时，EO2=1，从而EI1=1，高位芯片(Ⅱ)编码，低位芯片(Ⅰ)禁止编码，其输出A2AlA0=111。显然，高位芯片(Ⅱ)的编码级别优先于低位片(Ⅰ)。此时D=GS2=O，C、B、A取决于高位片的A2AlA0，输出代码在0111～0000之间变化，其反码为1000～1111。整个电路实现了16位输入的优先编码，其中I15具有最高的优先级别，优先级别从I15至I0依次递减。工作原理当EI2=0时，高位芯片(Ⅱ)允许编码，但若无有效894.4译码器译码是编码的逆过程，也就是将含有特定含义的二进制代码输入信号的原意翻译出来，既变换为相应的输出控制信号或者另一种形式的代码。完成此任务的组合逻辑电路称为编码器。译码器的输入信号是二进制代码，而输出信号通常有两种情况。一种是一路控制信号，称为唯一地址译码器，它常用于计算机中对存储器单元地址译码，即将每一个地址代码转换成一个有效信号，从而选中对应的单元。另一种是多路控制信号，称为代码变换器。4.4译码器译码是编码的逆过程，也就是将含有特定含义的二90唯一地址译码器（74138型二进制集成译码器）功能表输入输出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7×1××××11111111××1×××111111110×××××111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110唯一地址译码器（74138型二进制集成译码器）功能表输911).数据信号：输入二进制代码CBA高电平有效，输出Y0～Y7低电平有效。3).译码状态各输出的逻辑表达式:用途:1）译码器能产生3变量函数的全部最小项，利用这一点能够方便地实现3变量逻辑函数。

2）常用于计算机中的地址译码。工作原理：2).输入使能端:G1=1，，同时满足,允许译码，否则禁止译码。1).数据信号：输入二进制代码CBA高电平有效，输出Y0920Y1Y2Y3Y4Y5Y6YB2GA2G1GGABC7Y1111111&&&&&&&&&74138逻辑电路及图形符号0Y1Y2Y3Y4Y5Y6YB2GA2G1GGABC7Y1193解：1）将原式转化为最小项表达式例1试用138译码器实现组合逻辑函数F=B+C。2）将输入变量CBA变换为对应的Yi端

3）画出逻辑电路ABC解：1）将原式转化为最小项表达式例1试用138译码器实94解：设Ai为被减数，Bi为减数，Ci为低位借位，Ci+1为本位借位，Di为差。1）列真值表例2试用138译码器构成一位全减器。1111100011001010100110110110101110000000AiBiCiDiCi+12）写出最小项表达式并进行转换

解：设Ai为被减数，Bi为减数，Ci为低位借位，Ci+1为953）画出一位减法器的逻辑图iiiDiCi+13）画出一位减法器的逻辑图iDi96在电子技术和计算机技术中,经过数字处理的信号,常要送到数码显示器件显示,而数字处理信号是二进制数,显示信号习惯用十进制数。数字显示器的任务就是将输入的二进制代码翻译成数字显示代码，并输出至数码显示器显示。数字显示器包含两个部分：1）数码显示器件（工程上用得最多的是即发光二极管显示器LED）。2）显示译码器。二.数字显示器在电子技术和计算机技术中,经过数字处理的信号,常要送到数码显97

1.七段发光二极管显示器(LED)由七段发光二极管组成，有两种连接方式，即共阳极连接和共阴极连接。·共阴极连接Vcc+··a

b

c

d

e

f

gab

c

de

f

g··共阳极连接若显示，对共阳极连接，abcdefg=0100100,若显示，对共阴极连接，abcdefg=1111001,1.七段发光二极管显示器(LED)由七段发光二极管组成98

2.LED显示译码器(7448芯片)1111111111示显出输入输功能91100111001x181111110001x170000111110x161111100110x151101101010x141100110010x131001111100x121011010100x110000111000x1译码0011111000011000000111010110100000001零灭11111111xxxxx0灯试00000000(输入)xxxxxx灯灭形字gfedcbaBI/RBOABCDRBILT82.LED显示译码器(7448芯片)111111111199功能说明正常译码（LT=1，RBI=1）输出高电平有效，显示器有显示，译码器只能与共阴极的LED显示器相配；当输入为0000,0010,0011,0101,0111,1000,1001时，输出a段为高电平,其表达式为：译码器fYaYbYcYdYeYfYg

DCBALTRBIRBO灭灯输入BI/RBO有时作为输入，有时作为输出。当BI/RBO作为输入使用，且BI=0时，无论其他输入端是什么电平，所有各段输出a～g均为0，所以字形熄灭。

功能说明正常译码（LT=1，RBI=1）译码器fYaYbYc100试灯输入（LT=0）输出全为高电平,显示器显示“8”。利用此端可检查显示器的好坏。动态灭零输入(RBI=0，LT=l，且DCBA=0000)各段输出为低电平，输入字形“0”熄灭，故称“灭零”。灭零输出(RBO)当满足“灭零”条件时，输出端BI/RBO=0；否则为1。该端主要用于多个译码器之间的连接，消去高位的零。

000010100101011DCBALTDCBALTDCBALT777g

g

g

试灯输入（LT=0）输出全为高电平,显示器显1014.5数据选择器与数据分配器在计算机系统中，有时需要将某一路数据分配到不同的数据通道上，实现这种功能的电路称为数据分配器，也称多路分配器。，有时需要把多个通道的数据经过选择传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。4.5数据选择器与数据分配器在计算机系统中，有时需要将102一数据分配器

工作原理输出Y0Y1Y2Y3输入D地址输入A0A1例：用74138译码器实现八路数据分配的功能。

00011011地址输入⊥使能端数据输入D数据输出当G1=1，允许数据分配。若将输入数据转送至输出端Y2=D，地址输入应为CBA=010。此时其余输出端均为1，一数据分配器工作原理输出输入地址输入例：用741310374138编码器作为数据分配器的功能表输入输出G1G2BG2ACBAY0Y1Y2Y3Y4Y5Y6Y700××××1111111110D000D111111110D0011D11111110D01011D1111110D011111D111110D1001111D11110D10111111D1110D110111111D110D1111111111D74138编码器作为数据分配器的功能表输入输104二数据选择器

工作原理(四选一）输入D0D1D2D3输出Y选择输入A0A100011011输出Y的表达式由此可见：当A0A1（mi）为控制信号，Di为数据信号时，输入输出逻辑关系为四选一选择器；当Di为控制信号，A0A1（mi）为数据信号时，输入输出逻辑关系为二变量的逻辑函数。二数据选择器工作原理(四选一）输入输出选择输入010574lS151集成电路数据选择器输入输出使能G选择CBAY=1×××00000D00001D10010D20011D30100D40101D50110D60111D7功能表(八选一）逻辑符号D0D1D2D3D4D5D6D