万勇210学习日记-韦东山linux视频一二期在上移植支持串口_第1页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

210学习--支持串支持串口的代码我放到了"Tiny210学习_代码" void{/*设置时钟为ARMCLK=1000MHz,HCLKM=200MHz,HCLKP=133.44MHz,PCLKM=100MHz,PCLKP/* :S=PDIV[13:8]:P=MDIV[25:16]:M=LOCKED[29]:1=ENABLE311=APLLFoutAPLLAPLL_CON=/*APLL_SEL[0]:1=MPLL_SEL[4]:1=EPLL_SEL[8]:1=VPLL_SEL[12]:1=MUX_PSYS_SEL[24]:0=ONENAND_SEL[28]:1=CLK_SRC0=/*A2M_RATIO[6:4]: =HCLK_MSYS_RATIO[10:8]:HCLK_MSYS_RATIO=PCLK_MSYS_RATIO[14:12]:PCLK_MSYS_RATIO=HCLK_DSYS_RATIO[19:16]:HCLK_DSYS_RATIO=PCLK_DSYS_RATIO[22:20]:PCLK_DSYS_RATIO=HCLK_PSYS_RATIO[27:24]:HCLK_PSYS_RATIO=PCLK_PSYS_RATIO[30:28]:PCLK_PSYS_RATIO=CLK_DIV0=/* :S=PDIV[13:8]:P=MDIV[25:16]:M= [27]:LOCKED[29]:1=ENABLE311=MPLLFOUTmpllAPLL_CON=}于是我就结合上下文看了看发现一个很重要的参考资料就是位于手册的361页和362页的图，寄存器中涉及到的，在该图上面都能够找到，所以强烈，配置S5PV210的时钟的时候，一定要参我以HCLKD为什么等于166.75MHz为例来讲述如何借助手册的361页和362页的图来配HCLKD是用于显示域(LCD等)361HCLK_DSYS，顺着箭头DIVhclkdHCLK_DSYSMOUT_DSYSHCLK_DSYS_RATIO1)CLK_DIVnclock_init()函数将HCLK_DSYS_RATIO设置为了从图可以得知，MOUT_DSYS要不是来源于SCLKmpll，就是是来源于SCLKa2m 的输出，而clock_init()函数将其设置为了来源于晶振经过锁相环倍频后的输出(即FOUTmpll=最终：HCLKD667MHz(0x31)如果大家没有感悟到，可以再去看看声卡的日志中初始化时钟的部分s5pv2102440的串口初始化操作几乎一样：主要设置波特率，8位数据位，1位=(波特率*16))UBRDIVnUDIVSLOTn1的个数PCLKP=66.7MHz115200为例：分频系数=(66700000/(115200*16))-1=35.2

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论