微机原理第二章课件

微机原理第二章课件微机原理第二章课件第一代，1971年开始，是4位微处理器和低档8位微处理器的时期。典型产品有：1971年10月，Intel4004(4位微处理器)；1972年3月，Intel8008(8位微处理器)第二代，1973年开始，是8位微处理器的时期。典型产品有：1973年，Intel8080(8位微处理器)；1974年3月，Motorola的MC6800；1975～1976年，Zilog公司的Z80；1976年，Intel8085。第一代，1971年开始，是4位微处理器和低档第三代，1978年开始，是16位微处理器的时期。典型产品有：1978年，Intel8086；1979年，Zilog公司的Z8000第四代，1981年开始，是32位微处理器的时期。典型产品有：1983年，Zilog公司的Z80000；1984年，Motorola的MC68020等自Intel80386芯片推出以来，又出现了许多高性能的32位及64位微处理器，如Intel的80486、Pentium、PentiumⅡ、PentiumⅢ、Pentium4等。第三代，1978年开始，是16位微处理器的时2.1.2Intel8086微处理器8086微处理器是美国Intel公司1978年推出的一种高性能的16位微处理器，特点：采用硅栅HMOS工艺制造，在1.45cm2单个硅片上集成了29000个晶体管。丰富的指令系统，采用多级中断技术、多重寻址方式、多重数据处理形式、段式存储器结构和硬件乘除法运算电路，增加了预取指令的队列寄存器等。8086的内部结构规模较小，仍采用40引脚的双列直插式封装。2.1.2Intel8086微处理器8086的一个突出特点：是多重处理能力，与8086配套的各种外围接口芯片非常丰富，方便用户开发各种系统。微机原理第二章课件2.1.3Intel80386微处理器1985年，Intel公司推出了第一个32位微处理器80386DX，它的数据总线和内存地址都是32位的，寻址空间可达4GB。1988年，Intel公司推出了外部总线为16位的微处理器80386SX，1995年，Intel公司推出了80386EX，2.1.3Intel80386微处理器2.1.4Intel80486微处理器80486是Intel公司1989年推出的一种与80386完全兼容但功能更强的32位微处理器，它采用了一系列新技术来增强微处理功能。特点：采用RISC(精简指令系统计算机)技术来加快指令的执行速度；增强总线接口部件，加快CPU从主存中存取信息的速度；把浮点运算协处理器部件、高速缓存及其控制器部件集成到主处理器芯片内加快信息的传送与处理性能。2.1.4Intel80486微处理器在Intel80486微处理器系列中，拥有不同档次的产品：(1)Intel80486DX。(2)Intel80486SX。(3)Intel80486DX2。(4)Intel80486DX4。在Intel80486微处理器系列中，拥有2.1.5Intel奔腾(Pentium)微处理器Pentium微处理器是Intel公司1993年推出的80x86系列微处理器的第五代产品，其性能有较大幅度的提高，保持与8086、80286、80386、80486兼容。特点：Pentium微处理器芯片集成了16KB的高速缓存和浮点协处理器，集成度高达310万个晶体管。芯片管脚增加到270多条，其中外部数据总线为64位，在一个总线周期内，数据传输量比80486增加了一倍；地址总线为36位，可寻址的物理地址空间可达64GB。2.1.5Intel奔腾(Pentium)微处理器Pentium微处理器是第一个实现系统管理方式的高性能微处理器，它能很好地实现PC机系统的能耗与安全管理。Pentium微处理器是第一个实现系统管理方2.1.6IntelPentiumⅡ微处理器PentiumⅡ系列CPU是Intel公司在推出PentiumMMX系列后又一个新的系列产品，它是PentiumPro的改进型。它的核心是PentiumPro+MMX，它支持MMX技术，同时将L1Cache提高到32KB，并采用了独立双重总线结构采用了新的Slot1插槽接口、SEC板卡封装，也使其他产品无法与其兼容。2.1.6IntelPentiumⅡ微处理器2.1.7IntelPentiumⅢ微处理器PentiumⅢCPU是Intel公司1999年第一季度新产品，首批产品代号为“Katmai”，产品设计上仍保持了0.25μm、半速512KBCache和Slot1接口技术。2.1.7IntelPentiumⅢ微处理器进入2000年后，Intel发布了新一代代号为“Willamette”的IA-32系列终极处理器特点：CPU采用0.18μm铜技术制造工艺，其L1Cache为64KB，L2Cache从256～512KB不等，其主频可达1.5GHz。Willamette的最大改进是使用了SSE2指令集。此外，还推出了以Coppermine为核心的FC-PGA封装的Socket370处理器。特点：采用100MHz总线频率，使用了与CeleronSocket370结构类似的接口，但并不兼容CeleronSocket370接口，需接一个特殊的连接器转接后才能使用。进入2000年后，Intel发布了新一代代2.1.8IntelPentium4微处理器Intel公司于2000年11月20日正式推出Pentium4微处理器。特点：Pentium4的运行速度提升到3.0GHz以上。Pentium4采用0.18μm工艺的半导体制造技术，晶体管数为4200万个，是PentiumⅢ的1.5倍。是针对互联网应用而设计的，其L1Cache为8KB，L2Cache为256KB，采用423针的新型PC-BGA封装。2.1.8IntelPentium4微处理器采用了被称为“NetBurst”的新结构。新增加了144条称为SSE2的指令集，使浮点运算的准确度提高了一倍。Pentium4可以提供更好的视频、音频及三维图形功能。采用了被称为“NetBurst”的新结构。2.2微处理器性能指标字长：决定微处理器与外部存储器、输入/输出部件之间一次交换的二进制数据位数，即数据总线的宽度。如8、16、32、64位。指令数：8086的指令集为基本指令集，扩充指令运算速度：寄存器加法指令的执行时间主频：即微处理器时钟频率。如Pentium42GHz同系列的微处理器，主频越高，速度越快。但主频相同的微处理器，速度不一定都相同，因结构有差异外频：微处理器外部总线工作频率。如Pentium42GHz的外频为400MHz访存空间：决定访存空间。如36位地址线访问236=64GB存储单元，地址线宽度决定了访存空间。2.2微处理器性能指标字长：决定微处理器与外部存储器、输微处理器主要性能指标高速度缓存(CACHE)：L1/L2Write-through缓存，只对读有效write-back缓存，对读写都有效多处理器系统（多处理器系统是指包含两台或多台功能相近的处理器，处理器之间彼此可以交换数据，所有处理器共享内存，I/O设备，控制器，及外部设备，整个硬件系统由统一的操作系统控制，在处理器和程序之间实现作业、任务、程序、数组极其元素各级的全面并行

）超标量结构：一个时钟周期内执行一条以上的指令。低标量结构：一条指令至少需要一个以上的时钟周期工作电压：微处理器正常工作所需要的电压，早期为5V，后来有3.3V,2.8V,1.5V等。制造工艺：晶体管之间的最小线距，0.35m,0.25m,0.18m,0.13m等微处理器主要性能指标高速度缓存(CACHE)：L1/L2微处理器标识微处理器标识微处理器微处理器2.38086微处理器结构INTEL78年推出（79年推出8088）4万多个晶体管(8088为2.9万个晶体管)时钟频率4.77MHZ数据线16位（8088的数据线8位）地址线20位40脚DIP封装81年推出PersonalComputer（个人计算机、微机）2.38086微处理器结构INTEL78年推出（79年推图2.1微处理器的典型结构图2.1微处理器的典型结构8086CPU功能结构图EU控制器ALU暂存器标志寄存器8位队列总线总线控制逻辑内部总线16位地址加法器20位地址总线16位数据总线执行部件EU总线接口部件BIU123456指令队列通用寄存器AXAHALBXBHBLCXCHCLDXDHDLSPBPDISICSDSSSES80888086IP暂存器8086总线8086CPU功能结构图EUALU暂存器标志寄存器8位队一、8086总线接口部件BIUBIU负责与M、I/O端口传送数据、地址。访问存储器时，需要生成20位的物理地址；要不断从内存中取指令并送到指令队列；CPU执行指令时，要配合执行部件从指定的内存单元或者外设端口中取数据，并将数据传送给执行部件；或把执行部件的操作结果传送给指定的M或I/O口一、8086总线接口部件BIUBIU负责与M、I/（1）BIU的段寄存器4个16位段寄存器CS、DS、SS、ES用来识别当前可寻址的四个段，每个段的功能各不相同CS：CodeSegmentRegister代码段寄存器，指示当前执行程序所在存储器的区域DS：DataSegmentRegister数据段寄存器，指示当前程序所用之数据的存储器区域。SS：StackSegmentRegister堆栈段寄存器，指示当前程序所用之堆栈位于的存储器区域ES：ExtraSegmentRegister附加段寄存器，指示当前程序所用之数据位于的另外存储器区域，在字符串操作中常用到（1）BIU的段寄存器4个16位段寄存器CS、DS、SS、E（2）指令指针IP—InstructionPointer指令指针寄存器用来存储代码段中的偏移地址;程序运行过程中IP始终指向下一次要取出的指令偏移地址通常不能被直接访问，也不能直接赋值，指令中不会出现IP。总线控制逻辑处理器与外界总线联系的转接电路。包括三组总线：20位地址总线，16/8位双向数据总线，一组控制总线（2）指令指针IP—InstructionPointer指（3）地址加法器CS左移4位20位+地址加法器CS16位物理地址20位IP或偏移地址（3）地址加法器CS左移4位20位+地址加法器CS16位物理（4）指令队列缓冲器8088为4字节，8086为6字节。为FIFO(先进先出)结构，并按顺序取到EU中执行。指令队列至少保持有一条指令，且只要有一条指令，EU就开始执行；指令队列只要有空，BIU自动执行取指操作，直到填满为止；若EU要进行M、I/O存取数据，BIU在执行完现行取指操作周期后进行。当执行转移指令时，EU要求BIU从新的地址中重新取指。队列中原有指令被清除。新取得的第一条指令直接送EU执行，随后取得的指令填入队列（4）指令队列缓冲器8088为4字节，8086为6字节。为FEU与BIU的协同工作原来CPU是取指和执行指令是串行操作，8086/8088取指（BIU完成）和执行指令（EU完成）是相对独立的并行重叠工作称流水线工作，大大提高运算速度

EU与BIU的协同工作原来CPU是取指和执行指令是串行操作，微机原理第二章课件二、8086执行部件EU算术逻辑单元ALU(ArithmeticandLogicUnit)进行所有的算术和逻辑运算计算寻址单元的十六位偏移地址EA(EffectAddress)EU控制器接收指令队列中的指令，进行指令译码、分析，形成各种控制信号，实现EU各个部件完成规定动作的控制标志寄存器F通用寄存器二、8086执行部件EU算术逻辑单元ALU(Arithmet四、8086/8088的寄存器结构数据寄存器地址指针及变址寄存器控制寄存器组段寄存器组AXAHAL累加器BXBHBL基址寄存器CXCHCL计数寄存器DXDHDL数据寄存器通用寄存器组

SP堆栈指针BP基址指针SI源变址指针DI目的变址指针IP指令指针FLAG标志寄存器

CS代码段寄存器DS数据段寄存器SS堆栈段寄存器ES附加段寄存器

15870四、8086/8088的寄存器结构数据寄存器地址指针及AXBXCXDX8086的通用寄存器目的变址指针(DestinationIndex)DI源变址指针(SourceIndex)SI基址指针(BasePointer)BP堆栈指针(StackPointer)SP数据寄存器(Data)DLDHDX计数寄存器(Count)CLCHCX基址寄存器(Base)BLBHBX累加器(Accumulator)ALAHAX数据寄存器可分为两个8位，主要用于数据操作地址指针主要用于地址操作16位88AXBXCXDX8086的通用寄存器目的变址指针(Desti通用寄存器一般，通用寄存器可以用于任何指令的任意操作，可以相互替换16位的数据寄存器可分解为2个8的使用，是同一个物理介质。如果存储了一个16位的数据，不能同时存储另外的1个或2个8位数地址寄存器不能分解为8位使用有些操作规定只能使用某个寄存器，即寄存器的特殊用法通用寄存器一般，通用寄存器可以用于任何指令的任意操作，可以相微机原理第二章课件

段寄存器共有4个CS、DS、SS、ES。

段寄存器

2、堆栈段寄存器SS指定当前堆栈的起始地址；

1、代码段寄存器CS表示当前使用的指令代码可以从该段寄存器指定的存储器段中取得，相应的偏移值则由IP提供；

3、附加段寄存器ES则指出当前程序使用附加段地址的起始位置，该段一般用来存放原始数据或运算结果。4、数据段寄存器DS指示当前程序使用的数据所存放段的起始地址；段寄存器共有4个CS、DS、SS、ES。段标志寄存器F唯一能按位操作的寄存器只定义了其中9位，另外7位未定义（不用）6位状态标志：OF、SF、ZF、PF、CF、AF3位控制标志：DF、IF、TFOFDFIFTFSFZFAFPFCFD15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0标志寄存器F唯一能按位操作的寄存器OFDFIF状态标志反映指令对数据作用之后，结果的状态（不是结果本身）。这些状态将控制后续指令的执行OF(OverflowFlag)：溢出标志(指补码)，D.11OF=1：在运算过程中，如操作数超过了机器表示的范围称为溢出。OF=0：在运算过程中，如操作数未超过了机器能表示的范围称为不溢出。求解方法：最高位进位次高位进位字节允许范围：-128—+127字允许范围：-32768—+32767状态标志反映指令对数据作用之后，结果的状态（不是结果本身）。状态标志CF（CarryFlag）：进位/借位标志，D.0CF=1：最高位需要向前产生进位/借位。CF=0：最高位不会向前产生进位/借位。AF（AuxiliaryCarryFlag）：辅助进位标志，F.4AF=1：数据的低四位（半个字节）需要向前产生进位/借位。AF=0：数据的低四位（半个字节）不会向前产生进位/借位。状态标志CF（CarryFlag）：进位/借位标志，D.0状态标志SF（SignFlag）：符号标志，D.7SF=1：运算结果的最高位为1，如果为带符号数，则为负数。SF=0：运算结果的最高位为0，如果为带符号数，则为正数。带符号数的最高位为符号位；而无符号数的最高位为数值位。ZF（ZeroFlag）：全零标志，F.6ZF=1：运算结果为全0。不包括进位的情况ZF=0：运算结果不为0。状态标志SF（SignFlag）：符号标志，D.7状态标志PF(ParityFlag)：奇偶标志D.2PF=1:结果的低8位中有偶数个1。PF=0:结果的低8位中有奇数个1。有些运算操作将影响全部状态标志，如加法、减法运算有些操作影响部分状态标志，如移位操作有些指令的操作不影响任何状态标志，如数据传送指令状态标志PF(ParityFlag)：奇偶标志D10001101001101100011001000011001+0110011010101001运算结果最高位为1 ∴SF=1；例：2个数相加后，分析各标志位的值低四位向高四位有进位 ∴AF=1；次高位向最高位有进位，最高位向前没有进位，∴OF=10=1最高位没有进位 ∴CF=0；低8位中1的个数为偶数个 ∴PF=1；运算结果本身≠0 ∴ZF=0；10001101001101100011001000011010001101001101100011001000011001-0010110010001100运算结果最高位为0 ∴SF=0；例：2个数相减后，分析各标志位的值低四位向高四位没有借位 ∴AF=0；次高位向最高位没有借位，最高位向前没有借位，∴OF=00=0最高位没有借位 ∴CF=0；低8位中1的个数为奇数个 ∴PF=0；运算结果本身≠0 ∴ZF=0；100011010011011000110010000110控制标志控制标志位的值不由数据运算的结果决定，而由指令直接赋值控制标志决定后续指令的执行情况DF(DirectionFlag)：方向控制标志位D.10用于串处理指令，控制从前往后、还是从后往前对字符串进行操作处理DF=1，每次串处理操作后使变址寄存器SI和DI的值递减，使串处理从高地址向低地址方向处理。DF=0，每次串处理操作后使变址寄存器SI和DI的值递增，使串处理从低地址向高地址方向处理。控制标志控制标志位的值不由数据运算的结果决定，而由指令直接赋控制标志IF(InteruptFlag)：中断允许/禁止标志位D.9IF=1,允许外部可屏蔽中断。CPU可以响应可屏蔽中断请求。IF=0,关闭中断。CPU禁止响应可屏蔽中断请求。IF的状态对不可屏蔽中断和内部软中断没有影响。TF(TrapFlag)：跟踪(陷阱)标志位D.8TF=1，每执行一条指令后，自动产生一次内部中断，使CPU处于单步执行指令工作方式，便于进行程序调试，用户能检查程序。TF=0,CPU正常工作，不产生陷阱。控制标志IF(InteruptFlag)：中断允许/禁止标控制标志与状态标志的区别控制标志的值：由系统程序或用户程序根据需要用指令设置。状态信息：由中央处理器执行运算指令，并根据运算结果而自动设置。X86CPU也提供了直接设置状态标志之值的指令标志名标志为1标志为0OF溢出(是/否）OVNVDF方向（减量/加量)DNUPIF中断(允许/关闭)EIDISF符号(负/正)NGPLZF零(是/否）ZRNZAF辅助进位(是/否）ACNAPF奇偶标志(偶/奇)PEPOCF进位标志(是/否）CYNC调试状态时，标志位之值的符号表示控制标志与状态标志的区别控制标志的值：由系统程序或用户程序根AD0～AD15地址/数据复用引脚(双向、三态)A16/S3～A19/S6地址/状态复用引脚(输出、三态)12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R*DEN*ALE*INTA*TESTREADYRESET8086/S7总线高位允许/状态(输出，三态)读信号(输出，低电平有效，三态)测试信号(输入、低电平有效)READY准备就绪(输入、高电平有效)AD0～AD15地址/数据复用引脚(双向、三态)140GND状态信号指示当前使用段S4S3当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS状态信号指示当前使用段S4S3当前正在使用的段寄存器00ES复位后相关寄存器的初始状态复位后相关寄存器的初始状态2.4存储器与I/O组织结构8086有20条地址线，寻址能力为1MB字节地址：能存储一个字节的存储单元的地址字地址：占用两个相邻字节单元的地址数值较小的单元地址（低字节地址）字符串地址：存放在最低地址单元的第一个字节地址字的存储：低字节在较低地址单元，高字节在较高的相邻地址单元指针的存储：偏移地址在低地址字单元，段地址在较高地址单元内存单元既可以存放数据，也可以存放地址指针（包括偏移地址和段地址），此时地址也可以看成是数据2.4存储器与I/O组织结构8086有20条地址线，寻2.4.1信息存放方式示意图地址内容19H 0CH1AH 1FH

1BH 01H1CH 23H1DH 74H1EH ABH1FH 41H20H 42H21H 43H22H 44H23H 45H地址为1AH的字节数据1FH1AH 1FH地址为1BH的非规则字数据2301H1BH 01H1CH 23H地址为1EH的规则字数据41ABH1EH ABH1FH 41H首地址为1FH的字符串“ABCDE”

21H43H23H45H20H42H22H44H1FH 41H地址为1AH的双字数据7423011FH；如解释为指针数据，则段基址为7423H，偏移量为011FH1AH 1FH1BH 01H1CH23H1DH74H2.4.1信息存放方式示意图地址内容地址为1AH2.4.28086奇偶存储器和总线连接a）存储器地址空间分配D7~D0D15~D8A0A19~A1DBABb）存储体与总线的连接BHED7~D0奇地址存储体SELA18~A0D7~D0偶地址存储体SELA18~A02.4.28086奇偶存储器和总线连接a）存储器地址空间A0操作数据引脚00从偶地址开始读/写一个字(规则字)AD15～AD010从偶地址开始读/写一个字节AD7～AD001从奇地址开始读/写一个字节AD15～AD80110从奇地址开始读写一个字(非规则字)，第一总线周期高8位数据有效，第二总线周期低8位数据有效AD15～AD8AD7～AD0表2-1和A0的代码组合对应的存取操作A0操作数据引脚00从偶地址开始读/写一个字(规则字)微机原理第二章课件2.4.4存储器的逻辑地址和物理地址加法器8086物理地址PA的形成，其中的16位偏移量也称为有效地址EA(出现在指令中)段寄存器15016位偏移量01520位物理地址019段基址1123H偏移量13H段基址1124H偏移量03H物理地址PA与逻辑地址LA的对应存储单元物理地址

11230H11231H11232H……1123FH11240H11241H11242H

11243H00002.4.4存储器的逻辑地址和物理地址加法器8086物理地存储器段操作

四个段寄存器(CS、DS、SS、ES)指示四个现行段的段地址。段和段之间可以相互分离、连接、部分重叠或完全重叠。*由指令给的出寻址方式所指定的地址逻辑地址源存储器段操作四个段寄存器(CS、DS、SS、ES)指示四个物理地址的生成取指令时：由代码段寄存器CS，再加上IP的16位偏移量堆栈操作时：由堆栈段寄存器SS，再加上SP所决定的16位偏移量取数据：ES或DS再加寻址的偏移地址程序所需的存储空间不超过64KB(包括程序、堆栈和数据)，可使CS、SS、DS、ES相等任务的程序、堆栈以及数据分别不超过64KB，CS，DS，SS可分别置初值，否则用子程序结构栈操作物理地址的生成取指令时：由代码段寄存器CS，再加上IP的162.4.7I/O端口组织存储单元地址00000H00001H……FF0FFHI/O端口地址FF100HFF101H……FFFFFH（a）存储器映像编址方式

特点：将端口看作存储单元，仅以地址范围的不同来区分两者。

优点：对端口的操作和对存储单元的操作完全一样，因此系统简单，并且对端口操作的指令种类较多。

缺点：CPU对存储单元和I/O端口的实际寻址空间都小于其最大寻址空间。2.4.7I/O端口组织存储单元地址00000HI/输入/输出8086系统通过I/O端口访问外部设备，既可以接收外部信息，又可以把信息送往外设，并可发出命令控制外部设备8086CPU具有读端口信息和写端口信息的专用I/O指令，可寻址216＝64K个字节端口输入/输出8086系统通过I/O端口访问外部设备，既可以接收精品课件！精品课件！精品课件！精品课件！微机原理第二章课件微机原理第二章课件第一代，1971年开始，是4位微处理器和低档8位微处理器的时期。典型产品有：1971年10月，Intel4004(4位微处理器)；1972年3月，Intel8008(8位微处理器)第二代，1973年开始，是8位微处理器的时期。典型产品有：1973年，Intel8080(8位微处理器)；1974年3月，Motorola的MC6800；1975～1976年，Zilog公司的Z80；1976年，Intel8085。第一代，1971年开始，是4位微处理器和低档第三代，1978年开始，是16位微处理器的时期。典型产品有：1978年，Intel8086；1979年，Zilog公司的Z8000第四代，1981年开始，是32位微处理器的时期。典型产品有：1983年，Zilog公司的Z80000；1984年，Motorola的MC68020等自Intel80386芯片推出以来，又出现了许多高性能的32位及64位微处理器，如Intel的80486、Pentium、PentiumⅡ、PentiumⅢ、Pentium4等。第三代，1978年开始，是16位微处理器的时2.1.2Intel8086微处理器8086微处理器是美国Intel公司1978年推出的一种高性能的16位微处理器，特点：采用硅栅HMOS工艺制造，在1.45cm2单个硅片上集成了29000个晶体管。丰富的指令系统，采用多级中断技术、多重寻址方式、多重数据处理形式、段式存储器结构和硬件乘除法运算电路，增加了预取指令的队列寄存器等。8086的内部结构规模较小，仍采用40引脚的双列直插式封装。2.1.2Intel8086微处理器8086的一个突出特点：是多重处理能力，与8086配套的各种外围接口芯片非常丰富，方便用户开发各种系统。微机原理第二章课件2.1.3Intel80386微处理器1985年，Intel公司推出了第一个32位微处理器80386DX，它的数据总线和内存地址都是32位的，寻址空间可达4GB。1988年，Intel公司推出了外部总线为16位的微处理器80386SX，1995年，Intel公司推出了80386EX，2.1.3Intel80386微处理器2.1.4Intel80486微处理器80486是Intel公司1989年推出的一种与80386完全兼容但功能更强的32位微处理器，它采用了一系列新技术来增强微处理功能。特点：采用RISC(精简指令系统计算机)技术来加快指令的执行速度；增强总线接口部件，加快CPU从主存中存取信息的速度；把浮点运算协处理器部件、高速缓存及其控制器部件集成到主处理器芯片内加快信息的传送与处理性能。2.1.4Intel80486微处理器在Intel80486微处理器系列中，拥有不同档次的产品：(1)Intel80486DX。(2)Intel80486SX。(3)Intel80486DX2。(4)Intel80486DX4。在Intel80486微处理器系列中，拥有2.1.5Intel奔腾(Pentium)微处理器Pentium微处理器是Intel公司1993年推出的80x86系列微处理器的第五代产品，其性能有较大幅度的提高，保持与8086、80286、80386、80486兼容。特点：Pentium微处理器芯片集成了16KB的高速缓存和浮点协处理器，集成度高达310万个晶体管。芯片管脚增加到270多条，其中外部数据总线为64位，在一个总线周期内，数据传输量比80486增加了一倍；地址总线为36位，可寻址的物理地址空间可达64GB。2.1.5Intel奔腾(Pentium)微处理器Pentium微处理器是第一个实现系统管理方式的高性能微处理器，它能很好地实现PC机系统的能耗与安全管理。Pentium微处理器是第一个实现系统管理方2.1.6IntelPentiumⅡ微处理器PentiumⅡ系列CPU是Intel公司在推出PentiumMMX系列后又一个新的系列产品，它是PentiumPro的改进型。它的核心是PentiumPro+MMX，它支持MMX技术，同时将L1Cache提高到32KB，并采用了独立双重总线结构采用了新的Slot1插槽接口、SEC板卡封装，也使其他产品无法与其兼容。2.1.6IntelPentiumⅡ微处理器2.1.7IntelPentiumⅢ微处理器PentiumⅢCPU是Intel公司1999年第一季度新产品，首批产品代号为“Katmai”，产品设计上仍保持了0.25μm、半速512KBCache和Slot1接口技术。2.1.7IntelPentiumⅢ微处理器进入2000年后，Intel发布了新一代代号为“Willamette”的IA-32系列终极处理器特点：CPU采用0.18μm铜技术制造工艺，其L1Cache为64KB，L2Cache从256～512KB不等，其主频可达1.5GHz。Willamette的最大改进是使用了SSE2指令集。此外，还推出了以Coppermine为核心的FC-PGA封装的Socket370处理器。特点：采用100MHz总线频率，使用了与CeleronSocket370结构类似的接口，但并不兼容CeleronSocket370接口，需接一个特殊的连接器转接后才能使用。进入2000年后，Intel发布了新一代代2.1.8IntelPentium4微处理器Intel公司于2000年11月20日正式推出Pentium4微处理器。特点：Pentium4的运行速度提升到3.0GHz以上。Pentium4采用0.18μm工艺的半导体制造技术，晶体管数为4200万个，是PentiumⅢ的1.5倍。是针对互联网应用而设计的，其L1Cache为8KB，L2Cache为256KB，采用423针的新型PC-BGA封装。2.1.8IntelPentium4微处理器采用了被称为“NetBurst”的新结构。新增加了144条称为SSE2的指令集，使浮点运算的准确度提高了一倍。Pentium4可以提供更好的视频、音频及三维图形功能。采用了被称为“NetBurst”的新结构。2.2微处理器性能指标字长：决定微处理器与外部存储器、输入/输出部件之间一次交换的二进制数据位数，即数据总线的宽度。如8、16、32、64位。指令数：8086的指令集为基本指令集，扩充指令运算速度：寄存器加法指令的执行时间主频：即微处理器时钟频率。如Pentium42GHz同系列的微处理器，主频越高，速度越快。但主频相同的微处理器，速度不一定都相同，因结构有差异外频：微处理器外部总线工作频率。如Pentium42GHz的外频为400MHz访存空间：决定访存空间。如36位地址线访问236=64GB存储单元，地址线宽度决定了访存空间。2.2微处理器性能指标字长：决定微处理器与外部存储器、输微处理器主要性能指标高速度缓存(CACHE)：L1/L2Write-through缓存，只对读有效write-back缓存，对读写都有效多处理器系统（多处理器系统是指包含两台或多台功能相近的处理器，处理器之间彼此可以交换数据，所有处理器共享内存，I/O设备，控制器，及外部设备，整个硬件系统由统一的操作系统控制，在处理器和程序之间实现作业、任务、程序、数组极其元素各级的全面并行

）超标量结构：一个时钟周期内执行一条以上的指令。低标量结构：一条指令至少需要一个以上的时钟周期工作电压：微处理器正常工作所需要的电压，早期为5V，后来有3.3V,2.8V,1.5V等。制造工艺：晶体管之间的最小线距，0.35m,0.25m,0.18m,0.13m等微处理器主要性能指标高速度缓存(CACHE)：L1/L2微处理器标识微处理器标识微处理器微处理器2.38086微处理器结构INTEL78年推出（79年推出8088）4万多个晶体管(8088为2.9万个晶体管)时钟频率4.77MHZ数据线16位（8088的数据线8位）地址线20位40脚DIP封装81年推出PersonalComputer（个人计算机、微机）2.38086微处理器结构INTEL78年推出（79年推图2.1微处理器的典型结构图2.1微处理器的典型结构8086CPU功能结构图EU控制器ALU暂存器标志寄存器8位队列总线总线控制逻辑内部总线16位地址加法器20位地址总线16位数据总线执行部件EU总线接口部件BIU123456指令队列通用寄存器AXAHALBXBHBLCXCHCLDXDHDLSPBPDISICSDSSSES80888086IP暂存器8086总线8086CPU功能结构图EUALU暂存器标志寄存器8位队一、8086总线接口部件BIUBIU负责与M、I/O端口传送数据、地址。访问存储器时，需要生成20位的物理地址；要不断从内存中取指令并送到指令队列；CPU执行指令时，要配合执行部件从指定的内存单元或者外设端口中取数据，并将数据传送给执行部件；或把执行部件的操作结果传送给指定的M或I/O口一、8086总线接口部件BIUBIU负责与M、I/（1）BIU的段寄存器4个16位段寄存器CS、DS、SS、ES用来识别当前可寻址的四个段，每个段的功能各不相同CS：CodeSegmentRegister代码段寄存器，指示当前执行程序所在存储器的区域DS：DataSegmentRegister数据段寄存器，指示当前程序所用之数据的存储器区域。SS：StackSegmentRegister堆栈段寄存器，指示当前程序所用之堆栈位于的存储器区域ES：ExtraSegmentRegister附加段寄存器，指示当前程序所用之数据位于的另外存储器区域，在字符串操作中常用到（1）BIU的段寄存器4个16位段寄存器CS、DS、SS、E（2）指令指针IP—InstructionPointer指令指针寄存器用来存储代码段中的偏移地址;程序运行过程中IP始终指向下一次要取出的指令偏移地址通常不能被直接访问，也不能直接赋值，指令中不会出现IP。总线控制逻辑处理器与外界总线联系的转接电路。包括三组总线：20位地址总线，16/8位双向数据总线，一组控制总线（2）指令指针IP—InstructionPointer指（3）地址加法器CS左移4位20位+地址加法器CS16位物理地址20位IP或偏移地址（3）地址加法器CS左移4位20位+地址加法器CS16位物理（4）指令队列缓冲器8088为4字节，8086为6字节。为FIFO(先进先出)结构，并按顺序取到EU中执行。指令队列至少保持有一条指令，且只要有一条指令，EU就开始执行；指令队列只要有空，BIU自动执行取指操作，直到填满为止；若EU要进行M、I/O存取数据，BIU在执行完现行取指操作周期后进行。当执行转移指令时，EU要求BIU从新的地址中重新取指。队列中原有指令被清除。新取得的第一条指令直接送EU执行，随后取得的指令填入队列（4）指令队列缓冲器8088为4字节，8086为6字节。为FEU与BIU的协同工作原来CPU是取指和执行指令是串行操作，8086/8088取指（BIU完成）和执行指令（EU完成）是相对独立的并行重叠工作称流水线工作，大大提高运算速度

EU与BIU的协同工作原来CPU是取指和执行指令是串行操作，微机原理第二章课件二、8086执行部件EU算术逻辑单元ALU(ArithmeticandLogicUnit)进行所有的算术和逻辑运算计算寻址单元的十六位偏移地址EA(EffectAddress)EU控制器接收指令队列中的指令，进行指令译码、分析，形成各种控制信号，实现EU各个部件完成规定动作的控制标志寄存器F通用寄存器二、8086执行部件EU算术逻辑单元ALU(Arithmet四、8086/8088的寄存器结构数据寄存器地址指针及变址寄存器控制寄存器组段寄存器组AXAHAL累加器BXBHBL基址寄存器CXCHCL计数寄存器DXDHDL数据寄存器通用寄存器组

SP堆栈指针BP基址指针SI源变址指针DI目的变址指针IP指令指针FLAG标志寄存器

CS代码段寄存器DS数据段寄存器SS堆栈段寄存器ES附加段寄存器

15870四、8086/8088的寄存器结构数据寄存器地址指针及AXBXCXDX8086的通用寄存器目的变址指针(DestinationIndex)DI源变址指针(SourceIndex)SI基址指针(BasePointer)BP堆栈指针(StackPointer)SP数据寄存器(Data)DLDHDX计数寄存器(Count)CLCHCX基址寄存器(Base)BLBHBX累加器(Accumulator)ALAHAX数据寄存器可分为两个8位，主要用于数据操作地址指针主要用于地址操作16位88AXBXCXDX8086的通用寄存器目的变址指针(Desti通用寄存器一般，通用寄存器可以用于任何指令的任意操作，可以相互替换16位的数据寄存器可分解为2个8的使用，是同一个物理介质。如果存储了一个16位的数据，不能同时存储另外的1个或2个8位数地址寄存器不能分解为8位使用有些操作规定只能使用某个寄存器，即寄存器的特殊用法通用寄存器一般，通用寄存器可以用于任何指令的任意操作，可以相微机原理第二章课件

段寄存器共有4个CS、DS、SS、ES。

段寄存器

2、堆栈段寄存器SS指定当前堆栈的起始地址；

1、代码段寄存器CS表示当前使用的指令代码可以从该段寄存器指定的存储器段中取得，相应的偏移值则由IP提供；

3、附加段寄存器ES则指出当前程序使用附加段地址的起始位置，该段一般用来存放原始数据或运算结果。4、数据段寄存器DS指示当前程序使用的数据所存放段的起始地址；段寄存器共有4个CS、DS、SS、ES。段标志寄存器F唯一能按位操作的寄存器只定义了其中9位，另外7位未定义（不用）6位状态标志：OF、SF、ZF、PF、CF、AF3位控制标志：DF、IF、TFOFDFIFTFSFZFAFPFCFD15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0标志寄存器F唯一能按位操作的寄存器OFDFIF状态标志反映指令对数据作用之后，结果的状态（不是结果本身）。这些状态将控制后续指令的执行OF(OverflowFlag)：溢出标志(指补码)，D.11OF=1：在运算过程中，如操作数超过了机器表示的范围称为溢出。OF=0：在运算过程中，如操作数未超过了机器能表示的范围称为不溢出。求解方法：最高位进位次高位进位字节允许范围：-128—+127字允许范围：-32768—+32767状态标志反映指令对数据作用之后，结果的状态（不是结果本身）。状态标志CF（CarryFlag）：进位/借位标志，D.0CF=1：最高位需要向前产生进位/借位。CF=0：最高位不会向前产生进位/借位。AF（AuxiliaryCarryFlag）：辅助进位标志，F.4AF=1：数据的低四位（半个字节）需要向前产生进位/借位。AF=0：数据的低四位（半个字节）不会向前产生进位/借位。状态标志CF（CarryFlag）：进位/借位标志，D.0状态标志SF（SignFlag）：符号标志，D.7SF=1：运算结果的最高位为1，如果为带符号数，则为负数。SF=0：运算结果的最高位为0，如果为带符号数，则为正数。带符号数的最高位为符号位；而无符号数的最高位为数值位。ZF（ZeroFlag）：全零标志，F.6ZF=1：运算结果为全0。不包括进位的情况ZF=0：运算结果不为0。状态标志SF（SignFlag）：符号标志，D.7状态标志PF(ParityFlag)：奇偶标志D.2PF=1:结果的低8位中有偶数个1。PF=0:结果的低8位中有奇数个1。有些运算操作将影响全部状态标志，如加法、减法运算有些操作影响部分状态标志，如移位操作有些指令的操作不影响任何状态标志，如数据传送指令状态标志PF(ParityFlag)：奇偶标志D10001101001101100011001000011001+0110011010101001运算结果最高位为1 ∴SF=1；例：2个数相加后，分析各标志位的值低四位向高四位有进位 ∴AF=1；次高位向最高位有进位，最高位向前没有进位，∴OF=10=1最高位没有进位 ∴CF=0；低8位中1的个数为偶数个 ∴PF=1；运算结果本身≠0 ∴ZF=0；10001101001101100011001000011010001101001101100011001000011001-0010110010001100运算结果最高位为0 ∴SF=0；例：2个数相减后，分析各标志位的值低四位向高四位没有借位 ∴AF=0；次高位向最高位没有借位，最高位向前没有借位，∴OF=00=0最高位没有借位 ∴CF=0；低8位中1的个数为奇数个 ∴PF=0；运算结果本身≠0 ∴ZF=0；100011010011011000110010000110控制标志控制标志位的值不由数据运算的结果决定，而由指令直接赋值控制标志决定后续指令的执行情况DF(DirectionFlag)：方向控制标志位D.10用于串处理指令，控制从前往后、还是从后往前对字符串进行操作处理DF=1，每次串处理操作后使变址寄存器SI和DI的值递减，使串处理从高地址向低地址方向处理。DF=0，每次串处理操作后使变址寄存器SI和DI的值递增，使串处理从低地址向高地址方向处理。控制标志控制标志位的值不由数据运算的结果决定，而由指令直接赋控制标志IF(InteruptFlag)：中断允许/禁止标志位D.9IF=1,允许外部可屏蔽中断。CPU可以响应可屏蔽中断请求。IF=0,关闭中断。CPU禁止响应可屏蔽中断请求。IF的状态对不可屏蔽中断和内部软中断没有影响。TF(TrapFlag)：跟踪(陷阱)标志位D.8TF=1，每执行一条指令后，自动产生一次内部中断，使CPU处于单步执行指令工作方式，便于进行程序调试，用户能检查程序。TF=0,CPU正常工作，不产生陷阱。控制标志IF(InteruptFlag)：中断允许/禁止标控制标志与状态标志的区别控制标志的值：由系统程序或用户程序根据需要用指令设置。状态信息：由中央处理器执行运算指令，并根据运算结果而自动设置。X86CPU也提供了直接设置状态标志之值的指令标志名标志为1标志为0OF溢出(是/否）OVNVDF方向（减量/加量)DNUPIF中断(允许/关闭)EIDISF符号(负/正)NGPLZF零(是/否）ZRNZAF辅助进位(是/否）ACNAPF奇偶标志(偶/奇)PEPOCF进位标志(是/否）CYNC调试状态时，标志位之值的符号表示控制标志与状态标志的区别控制标志的值：由系统程序或用户程序根AD0～AD15地址/数据复用引脚(双向、三态)A16/S3～A19/S6地址/状态复用引脚(输出、三态)12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R*DEN*ALE*INTA*TESTREADYRESET8086/S7总线高位允许/状态(输出，三态)读信号(输出，低电平有效，三态)测试信号(输入、低电平有效)READY准备就绪(输入、高电平有效)AD0～AD15地址/数据复用引脚(双向、三态)1