微机原理及应用-8086微处理器

微机原理及应用——8086微处理器地址信号标志寄存器指令寄存器数据暂存器控制电路指令译码器地址寄存器指令指针寄存器R1R2R3R4寄存器组运算器IP数据信号控制信号ALUALU控制器CPU结构示意图DSESSSCSIP数据暂存器执行部件控制电路指令译码器总线接口控制电路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组BIUABDBCB地址加法器指令队列PSW标志寄存器EU运算器DSESSSCSIP数据暂存器执行部件控制电路指令译码器总线接口控制电路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组ABDBCB地址加法器指令队列PSW标志寄存器运算器8086编程结构1.在数字电路中实现逻辑运算的电路，简称逻辑门或门电路。例与门、或门、非门、与非门、或非门2.逻辑门有两种输出状态：高电平（逻辑1）低电平（逻辑0）逻辑门（门电路）逻辑门的表示方法ABY&ABY≥1AY1

逻辑门国家标准符号旧教材使用符号ABYABYYA与门Y=A∧B或门Y=A∨B非门Y=A

逻辑门国家标准符号旧教材使用符号异或门Y=A∨B与非门Y=A∧B或非门Y=A∨BABY≥1ABY&ABY=1ABYABYABY逻辑门的表示方法在作业、和考试中，可用文字说明ABY或ABY与AY非ABY与CABY或CABY或非ABY与非三态门

而三态门有三种输出状态：高电平(逻辑1)

低电平(逻辑0)

高阻态(浮空状态、断开状态

)工作状态AYEN高电平低电平高阻态一般逻辑门只有两种输出状态：高电平低电平

高电平低电平AY三态门比逻辑门增加了一个控制端EN（又称使能端），当控制端有效时，三态门处于工作态，否则处于高阻态。

处于高阻状态的三态门，其输出端既不会有电流流出，也不会有电流流入，如果与总线相连，此时三态门电路仍连在总线,但电气上与总线处于断开状态，对总线上的信号无影响。总线AYENAYENAYENAYEN高阻态的特点CPU通过总线完成与存储器、I/O端口之间的操作，这些操作统称为总线操作。总线周期数据总线DB控制总线CB地址总线AB存储器I/O接口输入设备I/O接口输出设备CPU1、执行一个总线操作所需要的时间称为总线周期。总线周期2、一个基本的总线周期通常包含4个T状态，按时间的先后顺序分别称为T1、T2、T3、T4。

总线周期T1T2T3T4CLK总线周期①在T1状态，CPU往多路复用总线上发出地址信息，以指出要寻址的存储单元或外设端口的地址。②在T2状态，CPU从总线上撤消地址，而使总线的低16位浮置成高阻状态，为传输数据作准备。总线的最高4位(Al9一A16)用来输出本总线周期状态信息。这些状态信息用来表示中断允许状态、当前正在使用的段寄存器名等。③在T3状态，多路总线的高4位继续提供状态信息，而多路总线的低16位(8088则为低8位)上出现由CPU写出的数据或者CPU从存储器或端口读入的数据。总线周期1、执行一条指令所需要的时间称为指令周期。执行一条指令的时间是取指令、执行指令、取操作数、存放结果所需时间的总和。用所需的时钟周期数表示。指令周期例

MOVBX,AX2个T周期

MULBL70~77个T周期2、不同指令的执行时间(即指令周期)是不同的;

同一类型的指令，操作数不同，指令周期也不同。例

MOVBX,AX2个T周期

MULBL70~77个T周期

MOV[BX],AX14个T周期指令周期例2

执行ADD[BX],AX包含:1)取指令存储器读周期

2)取(DS:BX)内存单元操作数存储器读周期

3)存放结果到(DS:BX)内存单元存储器写周期例1

执行MOVBX,AX包含:

取指令存储器读周期3、

执行指令的过程中，需从存储器或I/O端口读取或存放数据，故一个指令周期通常包含若干个总线周期。指令周期4、8086CPU取指令、执行指令分别由BIU、EU完成取指和执行指令可是并行的，故8086CPU的指令周期可以不考虑取指时间。

指令周期EU控制器ALU暂存器标志寄存器8位队列总线总线控制逻辑内部总线16位地址加法器20位地址总线16位数据总线执行部件EU总线接口部件BIU123456指令队列通用寄存器AXAHALBXBHBLCXCHCLDXDHDLSPBPDISICSDSSSES80888086IP暂存器8086总线8086CPU功能结构图总线接口部件BIU总线接口部件由段寄存器、指令指针、指令队列缓冲器、地址加法器和总线控制器组成。BIU的功能是负责CPU与存储器或I/O接口间的数据传输。CPU执行指令时，BIU配合执行部件EU从存储器或I/O接口中取数据送EU，或者将EU的操作结果送存储器或I/O接口。BIU还负责从存储器中取出指令，送指令队列缓冲器。

8086指令队列缓冲器为6个字节，可以存放6个字节的指令代码，按“先进先出”的原则存放和取出。BIU从存储器取出的指令，按字节顺序存放在指令队列缓冲器中，EU按顺序取出，译码后执行。一旦指令队列缓冲器空出2个字节，BIU就自动进入取指令操作，以填满指令队列缓冲器。遇到转移类指令，BIU将指令队列中的尚存指令作废，重新从存储器目标地址中取出指令并送到指令队列中。

地址加法器用来形成存储器的物理地址。20位物理地址是由段寄存器中保存的段地址左移4位与16位的偏移地址相加形成的。总线接口部件BIUBIU的段寄存器

4个16位段寄存器CS、DS、SS、ES用来识别当前可寻址的四个段，每个段的功能各不相同CS：CodeSegmentRegister代码段寄存器，指示当前执行程序所在存储器的区域DS：DataSegmentRegister数据段寄存器，指示当前程序所用之数据的存储器区域。SS：StackSegmentRegister堆栈段寄存器，指示当前程序所用之堆栈位于的存储器区域ES：ExtraSegmentRegister附加段寄存器，指示当前程序所用之数据位于的另外存储器区域，在字符串操作中常用到总线接口部件BIU总线接口部件BIU

IP—InstructionPointer指令指针寄存器用来存储代码段中的偏移地址;程序运行过程中IP始终指向下一次要取出的指令偏移地址通常不能被直接访问，也不能直接赋值，指令中不会出现IP。总线控制器控制CPU地址线和控制信号的输出及数据的传递，是连接CPU外部总线与内部总线的中间环节。包括三组总线：20位地址总线，16/8位双向数据总线，一组控制总线总线接口部件BIU执行部件EU执行部件EU由算术逻辑单元ALU、标志寄存器F、暂存寄存器、通用寄存器和控制电路组成。

EU的功能是负责执行指令，EU从BIU的指令队列缓冲器中取指令，经码后，执行指令。

EU中的ALU用于算术逻辑运算，在ALU中还可以按指令的要求计算出寻址单元的16位偏移地址。

EU的控制电路负责从指令队列缓冲器中取指令，并对指令译码，根据指令要求产生相应的控制信号，对CPU内部各部件实现逻辑控制，同时通过BIU向CPU外部发出控制信号。标志寄存器F唯一能按位操作的寄存器只定义了其中9位，另外7位未定义（不用）6位状态标志：OF、SF、ZF、PF、CF、AF3位控制标志：DF、IF、TF执行部件EUOFDFIFTFSFZFAFPFCFD15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0状态标志反映指令对数据作用之后，结果的状态（不是结果本身）。这些状态将控制后续指令的执行。1、OF(OverflowFlag)：溢出标志(指补码)OF=1溢出OF=0无溢出求解方法：只有当两个相同符号数相加（含两个不同符号数相减），而运算结果的符号与原数据符号相反时，产生溢出（因为此时的运算结果显然不正确）；其他情况下，则不会产生溢出。2、CF（CarryFlag）：进位/借位标志CF=1最高位要向前产生进位/借位。CF=0最高位不向前产生进位/借位。3、AF（AuxiliaryCarryFlag）：辅助进位标志AF=1数据的第3位向前产生进位/借位。AF=0数据的第3位不向前产生进位/借位。状态标志4、SF（SignFlag）：符号标志SF=1运算结果的最高位为1SF=0运算结果的最高位为0带符号数的最高位为符号位；无符号数的最高位为数值位。

5、ZF（ZeroFlag）：全零标志ZF=1运算结果为全0，不包括进位的情况ZF=0运算结果不为0状态标志6、PF(ParityFlag)：奇偶标志PF=1结果的低8位中有偶数个1。PF=0结果的低8位中有奇数个1。有些运算操作将影响全部状态标志，如加法、减法运算有些操作影响部分状态标志，如移位操作有些指令的操作不影响任何状态标志，如数据传送指令状态标志例：两数相加SF=1运算结果最高位为1ZF=0运算结果本身≠0

PF=1低8位中1的个数为偶数个

CF=0最高位没有进位

AF=1第三位向第四位有进位

OF=10=1次高位向最高位有进位，最高位向前没有进位10001101001101100011001000011001+0110011010101001控制标志控制标志位的值不由数据运算的结果决定，而由指令直接赋值。控制标志决定后续指令的执行情况。1、DF(DirectionFlag)：方向控制标志位。用于串处理指令，控制从前往后、还是从后往前对字符串进行操作处理。DF=1，每次串处理操作后使变址寄存器SI和DI的值递减，使串处理从高地址向低地址方向处理。DF=0，每次串处理操作后使变址寄存器SI和DI的值递增，使串处理从低地址向高地址方向处理。2、IF(InteruptFlag)：中断允许/禁止标志位IF=1,允许外部可屏蔽中断。CPU可以响应可屏蔽中断请求。IF=0,关闭中断。CPU禁止响应可屏蔽中断请求。IF的状态对不可屏蔽中断和内部软中断没有影响。3、TF(TrapFlag)：跟踪(陷阱)标志位TF=1，每执行一条指令后，自动产生一次内部中断，使CPU处于单步执行指令工作方式，便于进行程序调试，用户能检查程序。TF=0,CPU正常工作，不产生陷阱。控制标志8086的通用寄存器AXBXCXDX目的变址指针(DestinationIndex)DI源变址指针(SourceIndex)SI基址指针(BasePointer)BP堆栈指针(StackPointer)SP数据寄存器(Data)DLDHDX计数寄存器(Count)CLCHCX基址寄存器(Base)BLBHBX累加器(Accumulator)ALAHAX数据寄存器可分为两个8位，主要用于数据操作地址指针主要用于地址操作16位888086的通用寄存器通用寄存器可以用于任何指令的任意操作，可以相互替换

16位的数据寄存器可分解为2个8的使用，是同一个物理介质

地址寄存器不能分解为8位使用

有些操作规定只能使用某个寄存器，即寄存器的特殊用法通用寄存器的特殊用法(默认用法)寄存器特殊用法AX，AL乘法/除法指令，作累加器；I/O操作时，作数据寄存器AH在LAHF指令中用作目的寄存器((AH)←标志)AL在BCD码及ASCII码运算指令中作为累加器；在XLAT指令中作为累加器（AL）←((AL)＋（BX）)BX在间接寻址中作为基址寄存器和变址寄存器CX在循环程序中，作循环次数计数器CL在移位和循环移位指令中，作为移位位数和循环移位次数的计数寄存器（指令执行后，（CL）不变）DXI/O指令间接寻址时，作为地址寄存器；在乘法指令中作为辅助累加器（当乘积或被除数为32位时，存放高16位数）BP在间接寻址中，作为基址寄存器SP在堆栈操作中，作为堆栈指针SI间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为源变址寄存器DI在间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为目的变址寄存器8086引脚信号12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R*DEN*ALE*INTA*TESTREADYRESET8086最大模式和最小模式：最小模式：一个微处理器最大模式：两个或多个微处理器主处理器——8086（8088数值运算协处理器——8087I/O协处理器——8089必须接总线控制器82888086CPU引脚及其功能

1.公共引脚

无论在最大模式或最小模式中，都共同使用的引脚信号作为公共引脚。（1）AD15～AD0（AddressDataBus）

这是分时复用的地址/数据总线。传输地址时，三态输出；传送数据时，三态输入/输出。（2）A19/S6～A16

/S3（Address/Status）

为分时复用的地址/状态线（三态、输出）。（3）BHE/S7（BusHighEnable/Status）

高8位数据总线有效/状态复用引脚，三态，输出。——S4S3当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS

状态信号指示当前使用段（4）RD（Read）读信号，三态输出，低电平有效。当＝0时，表示CPU当前正在读存储器或I/O接口。（5）READY

准备就绪信号，输入，高电平有效。（6）TEST

测试信号，输入，低电平有效。（7）INTR（InterruptRequest）可屏蔽中断请求，输入，高电平有效。当INTR＝1时，表示外设向CPU提出中断请求，若此时中断允许标志IF＝1，则CPU响应中断，暂停正在执行的程序，转去执行中断服务程序。8086

CPU引脚及其功能（8）NMI（Non-MaskableInterruptRequest）非屏蔽中断请求，输入，上升沿有效。它不受中断允许标志IF的影响，只要NMI出现，CPU就会在结束当前指令后，进入相应的中断服务程序。（9）RESET

复位信号，输入，高电平有效。（10）CLK（Clock）时钟输入。（11）Vcc和GND

电源和地线，电源Vcc＝＋5V,有两条地线。8086

CPU引脚及其功能寄存器初始状态寄存器初始状态状态标志寄存器清0IP0000HCSFFFFHDS0000HSS0000HES0000H指令队列寄存器清空其他寄存器0000H复位后相关寄存器的初始状态8086CPU最小模式控制信号引脚当控制工作模式的引脚MN/MX接正电源时，8086CPU将工作在最小模式状态，此时系统控制线全部由8086发出。（1）HOLD（HoldRequest）总线请求信号，输入，高电平有效。（2）HLDA（HoldAcknowledge）总线请求响应信号，输出，高电平有效。（3）WR（Write）写信号，输出，三态，低电平有效。（4）M/IO（Memory/IO）存储器或I/O接口访问信号，三态输出。8086CPU最小模式控制信号引脚（5）DT/R（DataTransmit/Receive）数据发送/接收控制信号，三态，输出。（6）DEN（DataEnable）数据允许信号，三态输出，低电平有效。（7）ALE（AddressLatchEnable）地址锁存允许信号，输出，高电平有效。（8）INTA（InterruptAcknowledge）中断响应信号，输出，低电平有效。INTA＝0时，表示CPU响应了外设发来的中断请求信号INTR。8086CPU最大模式控制信号引脚当控制CPU工作模式的引脚MN/MX接地时,8086CPU工作于最大模式状态，此时系统的控制线通过总线控制器8288来产生。一般在最大模式的系统中可有多个微处理器（主控器）。（1）S2、S1、S0（BusCycleStatus）总线周期状态，三态输出。（2）LOCK

总线封锁信号，三态输出，低电平有效。（3）RQ/GT1,RQ/GT0（Request/Grant）总线请求/总线请求允许信号，双向，低电平有效。（4）QS1、QS0（InstructionQueueStatus）指令队列状态信号，输出。8086存储器结构

存储器划分为多个存储单元，通常每个单元的大小是一个字节，每个单元有一个地址。8086有20位地址总线，故可寻址的存储器空间为1MB(220B)，地址范围为0～220-1(00000H～FFFFFH）存储器是按字节组成的，两个相邻的字节定义为一个字。在一个字中每个字节有一个地址。每一个字的低字节（低8位）存放在低地址中，高字节（高8位）存放在高地址中，并以低字节的地址作为字的地址.8086允许字以任何地址开始存放。8086存储器结构

如果一个字是从偶地址开始存放，这种存放方式称为对准存放，这样存放的字称为对准字。如果一个字从奇地址开始存放，这种存放方式称非对准存放，这样存放的字称为非对准字。8086CPU数据总线是16位，对于存取一个字节的操作，需要一个总线周期，对于存取一个偶地址字的操作，也是需要一个总线周期，而对于存取一个奇地址字的操作，则需要两个总线周期（CPU自动完成）。0000000001000020000300004000050000600007…FFFFEFFFFF0A43304B对准字非对准字存储器的组成在8086系统中，存储器采用分体结构，即1MB的存储空间分成两个512KB的存储体，一个存储体中包含偶数地址，另一个存储体包含奇数地址。220-1=FFFFFH220-2=FFFFEH00001H00003H00005H00000H00002H00004H512K×8(位)512K×8(位)奇地址存储体偶地址存储体(A0=1)(A0=0)存储器的组成当BHE有效时，选定奇地址存储体,体内地址由A19～A1确定。当A0=0时，选定偶地址存储体，体内地址同样由A19～A1确定。值得注意的是偶地址存储体固定与低8位数据总线D7～D0相连，故又可称它为低字节存储体；奇地址存储体固定与高8位数据总线D15～D8相连，故又可称它为高字节存储体。BHE和A0互相配合，使CPU可以访问两个存储体中的一个字。存储器的分段

8086寻址空间为1MB，但CPU内部寄存器都是16位，只能寻址64KB。为了达到对1MB存储器空间寻址，8086系统把1MB存储空间划分为若干个逻辑段，每段的容量小于或等于64KB，这些逻辑段是互相独立的，可以在整个空间浮动。各个逻辑段之间可以紧密相连，可以相互重叠。每个逻辑段起始地址（段基地址）的高16位称为段地址，段地址存放在相应的段寄存器中。在段内可根据相对段基地址的偏移地址确定一个存储单元的地址。逻辑地址与物理地址在存储器中每一个存储单元都存在唯一的一个物理地址，物理地址就是存储器的实际地址。对于8086系统，物理地址是由CPU提供的20位地址码来表示。逻辑地址是在程序中使用的地址，它由段地址和偏移地址两部分组成。逻辑地址的表示形式是：段地址：偏移地址。段地址和偏移地址都是无符号的16位二进制数，或用4位十六进制数表示。物理地址是段地址左移4位加偏移地址而形成的，即：

物理地址＝段地址×16＋偏移地址

这个形成过程是在CPU的总线接口部件BIU的地址加法器中完成的。逻辑地址与物理地址CS左移4位20位+地址加法器CS16位物理地址20位IP或偏移地址逻辑地址与物理地址访问存储器时，段地址是由段寄存器提供的。8086CPU通过4个段寄存器来访问4个不同的段。用程序对段寄存器的内容进行修改，可实现访问所有段。一般把段地址装入段寄存器的那些段（不超过4个）称为当前段。不同的操作，段地址和偏移地址的来源不同。一般情况下，段寄存器的使用是系统约定的，只要在指令中不特别指明采用其它段寄存器，就由约定的段寄存器提供段地址。有些操作，除了约定的段寄存器外，还可指定其它段寄存器，如通用数据存取，除约定的DS还可指定CS、ES、SS；有些操作，只能使用约定的段寄存器不允许指定其它段寄存器，如取指令只使用CS。8086系统堆栈操作堆栈：后进先出的的一段内存栈顶：永远由地址指针(SS：SP)指示栈底：最初始的地址指针(SS：SP)指示处堆栈深度：最大64KB堆栈的作用：调用子程序(或转向中断服务程序)时，把断点及有关的寄存器、标志位及时正确地保存下来，并保证逐次正确返回堆栈操作指令：入栈指令PUSH与出栈指令POP入/出栈操作数：是一个字，而不是一个字节子程序调用指令或中断响应自动完成时，恢复断点地址由返回指令（RET或IRET）完成堆栈初始化操作堆栈段起始地址栈底及初始栈顶

地址存储单元10200H10202H10204H10206H10208H1020AH1020CH……10230H0011SS1020SP初值0030入栈操作栈顶PUSHAX

1234PUSHBX

1AB110200H10202H10204H10206H10208H……1022CH1022EH10230H0011

SS1020

SP0030栈底002E0030堆栈段起始地址12341AB1002E002C出栈操作栈顶POPAXPOPBX10200H10202H10204H10206H10208H……1022CH1AB11022EH123410230H0011

SS1020

SP002C(栈底)堆栈段起始地址002E0030

1AB1

12348086输入/输出结构

CPU是通过I/O端口与输入输出设备交换信息的。通常把I/O接口中能被CPU直接访问的寄存器或某些特定器件称为端口（Port）。一般一个接口电路中可能有几个端口。地址总线的低16位可用来对8位I/O端口寻址，所以8086I/O空间最大为64K个8位I/O端口。任意两个地址连续的8位I/O端口，可以当作一个16位I/O端口，可以存放一个字。

8086有专门的输入指令（IN）和输出指令（OUT），用来访问I/O端口。I/O空间不分段，所有I/O端口均看作在一个段内。8086输入/输出结构I/O端口的编址方式有统一编址和独立编址两种。统一编址是与存储器一起编地址号，这样I/O端口占用存储器的一部分空间。独立编址是I/O端口与存储器分开编地址号，I/O端口不占用存储空间，但与存储空间有重合的部分。通常8086系统的I/O端与存储器有重合部分，但由于访问I/O端口的指令与访问存储器的指令不同，二者是可以区分的。I/O端口组织（a）存储器映像编址方式

存储单元地址00000H00001H……FF0FFHI/O端口地址FF100HFF101H……FFFFFH

特点：将端口看作存储单元，仅以地址范围的不同来区分两者。

优点：对端口的操作和对存储单元的操作完全一样，因此系统简单，并且对端口操作的指令种类较多。

缺点：CPU对存储单元和I/O端口的实际寻址空间都小于其最大寻址空间。存储单元地址00000H00001H……FF0FFHFF100HFF101H……FFFFFHI/O端口地址0000H0001H……F0FFHF100HF101H……FFFFH特点：系统视端口和存储单元为不同的对象。

优点：系统中存储单元和I/O端口的数量可以达到最大。缺点：需要专门的信号来指示系统地址线上出现的是存储单元地址还是端口地址；专用的端口操作指令一般比较单一。X86的编址方式（b）I/O端口独立编址8086在最小模式下的典型配置参看教材新P43

地址锁存器8282(三片)STBOE数据收发器OE8286TA15~A8S6~S3/A19~A16AD7~AD0ALECLKRESETREADYMN/MXVCCGNDGNDDENDT/RIO/MWRRDHOLDHLDAINTRINTANMITESTSSO8086CPU地址总线数据总线控制总线8284ACLKRESETREADY+5V内存I/O接口

8286

（8位双向三态总线驱动器）引脚图真值表8286收发器和8086连接最小模式中:在存储的访问周期,I/O访问周期或中断响应周期

DEN=0;

DT/R=1，A=>B；DT/R=0，B=>A8286收发器和8086连接说明1、

OE输出允许,OE–DEN相连2、DEN数据允许信号(8086),输出三态,最小模式中：在存储的访问周期,I/O访问周期或中断响应周期

DEN=0；DMA方式：DEN高阻。3、DT/R数据发送/接收控制信号,最小模式中,用来控制数据传送方向:DT/R=1,CPU输出数据,收发器将数据送系统数据总线.A=>B

DT/R=0，CPU读入数据,收发器从系统数据总线读取数据,B=>ADT/R高阻,DMA方式

8282地址锁存器

（8下降沿锁存/三态器）引脚图真值表地址锁存功能STB为高电平期间，输出等于输入为下降沿时，输出锁存，与输出无关OE为有效电平（低电平）时，正常输出；为无效电平（高电平）时，输出高阻ALE为8088/8086地址锁存允许,高电平有效,输出,复用线上出现地址时为高电平锁存器的DI0-DI7与CPU的地址/数据复用线相连，STB与ALE相连。ALE为正脉冲时，输出地址；为低电平时，输出锁存，与数据无关最小模式总线状态及操作无效110写存储器010读存储器100取指令000暂停111写I/O011读I/O101中断响应001操作SS0DT/RIO/M8086

在最大模式下的典型配置+5V地址锁存器8282(两片)STB

数据收发器OE8286T

MRDC8288MWTC

总线IORC控制器IOWCINTA8259A及有关电路

A15~A8S6~S3/A19~A16AD7~AD0CLKRESETREADYMN/MXVCCRDQS0QS1LOCKTESTHIGHNMIGNDGND8284ACLKDT/RDENALE8088CPU地址总线数据总线控制总线PC总线插槽RESETREADYS0S1S2INTRRQ/GT0RQ/GT1最大模式总线状态

S0S1S2总线周期状态信号（输出、三态），经过8288总线控制器译码产生对存储器、I/O端口访问所需的控制信号8288输出命令CPU状态中断响应读I/O端口写I/O端口暂停取指令读存储器写存储器无源状态INTAIORCIOWCAIOWC无MRDCMRDCMWTC,AMWC无000001111110100011010101S2

S1

S08288总线控制器多CPU8086/8