同步触发器-数电课件

§5·2同步触发器

在一个较复杂的数字系统中，当采用多个触发器工作时，往往要求触发器的状态改变不是在输入信号变化时完成，而是要求各个触发器的状态变化在时间上实现同步。

通常称此同步信号为时钟脉冲信号，简称为时钟，用CP表示。将具有时钟控制的触发器称为时钟触发器，又称为同步触发器。

这时就需要对触发器的状态变化时刻进行控制，通过附加控制门电路，并引入一个公用的同步信号，使这些触发器只有在同步信号到达时才按输入信号改变输出状态；而在其他时间触发器只能保持原状态不变。§5·2同步触发器在一个较复杂的数字系统中，一、同步RS触发器

由图5.2.1—1可知门电路和构成基本RS触发器。

同步RS触发器的电路结构如图5.2.1—1所示。

1.电路结构图5.2.1—1一、同步RS触发器由图5.2.1—1可知门电路

2.逻辑符号

同步RS触发器的逻辑符号如图5.2.1—2所示。图5.2.1—22.逻辑符号同步RS触发器的逻辑符号如图5.2.

3.逻辑功能分析Ⅰ.

当时，控制门关闭，输出都是1。这时，不管端的输入信号如何变化，触发器都将保持原状态不变。Ⅱ.当时，打开，端的输入信号才能通过这两个门电路，使基本RS触发器的状态发生变化，其输出状态由端的输入信号决定。即：3.逻辑功能分析Ⅰ.当时，控制门

同步RS触发器的特性表如表5.2.1—1所示。Ⅰ.特性表

4.触发器的功能表示（）表5.2.1—1同步RS触发器的特性表如表5.2.1—1所示。Ⅰ.Ⅱ.次态卡诺图

同步RS触发器的次态卡诺图如图5.2.1—3所示。图5.2.1—3

同步RS触发器的特性方程为Ⅲ.特性方程（公式5.2.1）Ⅱ.次态卡诺图同步RS触发器的次态卡诺图如图5.2

同步RS触发器的激励表如表5.2.1—2所示。Ⅳ.激励表表5.2.1—2同步RS触发器的激励表如表5.2.1—2所示。Ⅳ.Ⅴ.状态转换图

同步RS触发器的状态转换图如图5.2.1—4所示。图5.2.1—4Ⅴ.状态转换图同步RS触发器的状态转换图如图5.2Ⅵ.波形图

同步RS触发器的波形图如图5.2.1—5所示。设初始状态为0。图5.2.1—5Ⅵ.波形图同步RS触发器的波形图如图5.2.1—5

为了解决同步RS触发器输入端之间的约束问题，可以将同步RS触发器接成同步D触发器的结构形式。

同步D触发器的电路结构如图5.2.2—1所示。

1.电路结构二、同步D触发器（D锁存器）图5.2.2—1为了解决同步RS触发器输入端之间的约束问题

2.逻辑符号

同步D触发器的逻辑符号如图5.2.2—2所示。图5.2.2—22.逻辑符号同步D触发器的逻辑符号如图5.2.2

3.逻辑功能分析Ⅰ.

当时，控制门关闭，输出都是1。这时，不管端的输入信号如何变化，触发器都将保持原状态不变。Ⅱ.当时，打开，端的输入信号才能通过这两个门电路，使基本RS触发器的状态发生变化，其输出状态由端的输入信号决定。即：3.逻辑功能分析Ⅰ.当时，控制门

同步D触发器的特性表如表5.2.2—1所示。Ⅰ.特性表

4.触发器的功能表示（）表5.2.2—1同步D触发器的特性表如表5.2.2—1所示。Ⅰ.特Ⅱ.次态卡诺图

同步D触发器的次态卡诺图如图5.2.2—3所示。

同步D触发器的特性方程为Ⅲ.特性方程（公式5.2.2）图5.2.2—3Ⅱ.次态卡诺图同步D触发器的次态卡诺图如图5.2.

同步D触发器的激励表如表5.2.2—2所示。Ⅳ.激励表表5.2.2—2同步D触发器的激励表如表5.2.2—2所示。Ⅳ.激Ⅴ.状态转换图

同步D触发器的状态转换图如图5.2.2—4所示。图5.2.2—4Ⅴ.状态转换图同步D触发器的状态转换图如图5.2.Ⅵ.波形图

同步D触发器的波形图如图5.2.2—5所示。设初始状态为0。图5.2.2—5Ⅵ.波形图同步D触发器的波形图如图5.2.2—5所

为了解决同步RS触发器输入端之间的约束问题，也可以将同步RS触发器接成同步JK触发器的结构形式。

同步JK触发器的电路结构如图5.2.3—1所示。

1.电路结构三、同步JK触发器图5.2.3—1为了解决同步RS触发器输入端之间的约束问题

2.逻辑符号

同步JK触发器的逻辑符号如图5.2.3—2所示。图5.2.3—22.逻辑符号同步JK触发器的逻辑符号如图5.2.

①.

当时

3.逻辑功能分析Ⅰ.

当时，控制门关闭，输出都是1。这时，不管端的输入信号如何变化，触发器都将保持原状态不变。Ⅱ.当时，打开，端的输入信号才能通过这两个门电路，使基本RS触发器的状态发生变化，其输出状态由端的输入信号决定。即：②.

当时①.当时3.逻辑功能分析Ⅰ.当

同步JK触发器的特性表如表5.2.3—1所示。Ⅰ.特性表

4.触发器的功能表示（）表5.2.3—1同步JK触发器的特性表如表5.2.3—1所示。Ⅰ.Ⅱ.次态卡诺图

同步JK触发器的次态卡诺图如图5.2.3—3所示。

同步JK触发器的特性方程为Ⅲ.特性方程（公式5.2.3）图5.2.3—3Ⅱ.次态卡诺图同步JK触发器的次态卡诺图如图5.2

同步JK触发器的激励表如表5.2.3—2所示。Ⅳ.激励表表5.2.3—2同步JK触发器的激励表如表5.2.3—2所示。Ⅳ.Ⅴ.状态转换图

同步JK触发器的状态转换图如图5.2.3—4所示。图5.2.3—4Ⅴ.状态转换图同步JK触发器的状态转换图如图5.2Ⅵ.波形图

同步JK触发器的波形图如图5.2.3—5所示。设初始状态为0。图5.2.3—5Ⅵ.波形图同步JK触发器的波形图如图5.2.3—5四、集成同步触发器

常见的中规模集成同步D触发器如图5.2.4—1所示。图5.2.4—1四、集成同步触发器常见的中规模集成同步D触发器如图5返回

空翻是一种有害的现象，它使得时序逻辑电路不能按时钟节拍工作，造成系统的误动作。造成空翻现象的原因是同步触发器结构的不完善