数字电路课件：第6章 时序逻辑电路

1、第6章 时序逻辑电路第6章 时序逻辑电路6.1 概述6.2 时序逻辑电路的分析方法6.3 若干常见的时序逻辑电路6.4 时序逻辑电路的设计方法6.5 时序逻辑电路中的竞争冒险现象6.1 概述 一、时序逻辑电路的特点1、功能特点：2、结构特点： 任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。存储器状态和输入变量共同决定输出包含存储电路和组合电路串行加法器二、结构框图和功能描述X输入信号Y输出信号Z存储器输入信号Q存储器输出非必需必需时钟方程：控制时钟CLK的逻辑表达式。特性方程：描述触发器逻辑功能的逻辑表达式。驱动方程：（激励方程）触发器输入信号的逻辑 表达式。状态方程：（次态方

2、程）次态输出的逻辑表达式。 驱动方程代入特性方程得状态方程。输出方程：输出变量的逻辑表达式。逻辑表达式功能描述 1、输出方程 YFX，Q 2、驱动方程 ZGX，Q 3、状态方程 Q*HZ，Q 这三个方程能全面描述时序电路的功能三、时序电路的分类1、按触发器的动作特点分2、按输出信号的特点分同步时序电路异步时序电路所有触发器在同一CLK操作下同时发生触发器变化不同时Mealy型Moore型Y=FX，QY=FQ没有输入信号6.2 时序逻辑电路的分析方法6.2.1 同步时序电路的分析方法6.2.2 时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图*6.2.3 异步时序电路的分析方法6.2.

3、1 同步时序电路的分析方法分析目的： 时序电路 逻辑功能(Y,Q*) 三个方程分析步骤：状态转换表状态图或时序图驱动方程 状态方程输出方程? 检查自启动几个概念有效状态：在时序电路中，凡是被利用了的状态。有效循环：有效状态构成的循环。无效状态：在时序电路中，凡是没有被利用的状态。无效循环：无效状态若形成循环，则称为无效循环。自启动：在CLK作用下，无效状态能自动地进入到有效循环中，则称电路能自启动，否则称不能自启动。例6.2.1=1同步、Moore型驱动方程状态方程输出方程6.2.2 时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图一、状态转换表Y,Q*与X,Q的关系设初态：001，

4、以001为初态，计算次态：再以010为初态，计算次态：如此循环得到状态转换表Y0Y0Y0一、状态转换表10001111000011001110101010010001110011001000101000100000YQ1Q2Q3无效状态CLKQ3Q2Q1Y00000100102010030110410005101067101000100111110000对CLK计数，七进制计数器进位输出二、状态转换图斜线状态转换的X、Y圆圈电路的状态箭头状态转换的方向一定要标出无关项逻辑功能：7进制加法计数器能否自启动?能自启动：存在无效状态，但没有形成循环。不能自启动：无效状态形成循环。三、状态机流程图（S

5、M图）自学四、时序图（波形图）00000010010001101000101011010000进位在下降沿12344567例6.2.3驱动方程状态方程输出方程状态转换表 A00011110001/010/000/111/0111/100/010/001/0状态转换图逻辑功能：可控4进制计数器A0，4进制加法计数器A1，4进制减法计数器回顾： 同步时序电路的分析方法分析目的： 时序电路 逻辑功能(Y,Q*) 三个方程分析步骤：状态转换表状态图或时序图驱动方程 状态方程输出方程例 异步时序电路1DC11DC11DC1&FF1FF0FF2CP&解时钟方程驱动方程状态方程(CP 有效)(Q0 有效)(

6、CP 有效)写方程式*6.2.3 异步时序电路的分析方法现态次态输出Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1时钟条件0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1求状态转换表CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0CP2 CP0CP2 CP1 CP0101000000110011000010001000001010 011 100101 110 111能自启动画时序图000001010 011 100不画无效状态1 2 3 4 5CPQ0Q0Q1Q2下面例子自学，要求要看懂6.3 若干

7、常见的时序逻辑电路 6.3.1 寄存器和移位寄存器 6.3.2 计数器* 6.3.3 顺序脉冲发生器* 6.3.4 序列信号发生器6.3.1 寄存器和移位寄存器一、寄存器（Register）1、功能：用于存储一组二值代码的电路； 一个触发器存储一位二值信号; N个触发器组成的N位寄存器，存储N位二值信号。2、实现：只要求有置1和置0功能的触发器电平触发脉冲触发边沿触发（D、RS、JK）3、 分类(一) 按功能分基本寄存器移位寄存器(并入并出)(并入并出、并入串出、 串入并出、串入串出)(二) 按开关元件分TTL 寄存器CMOS 寄存器基本寄存器移位寄存器多位 D 型触发器锁存器寄存器阵列单向移

8、位寄存器双向移位寄存器基本寄存器移位寄存器(多位 D 型触发器)(同 TTL)4、基本寄存器(74LS75)（1）电路：（2）动作特点：电平触发器构成的4位寄存器CLK1，Q随D的变而变，CLK0，Q保持4、74HC175（1）电路：（2）动作特点：边沿触发器构成的4位寄存器CLK ，Q随D的变而变，异步置0功能（3）功能：（4）结构：寄存、异步置0并行输入、并行输出二、移位寄存器（Shift Register）1、功能：2、用途： 存储代码 移位功能寄存器里存储的代码能够在移位脉冲的作用下依次左移或右移。 寄存代码 数据的串行并行转换 数值运算 数据处理等根据移位数据的输入输出方式，又可将它

9、分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入并出并入串出并入并出串行输入串行输出串行输入并行输出并行输入串行输出并行输入并行输出3、电路结构右移（*2）DI1011CLKDIQ0Q1Q2Q3000000112031411000010010101101串入并出Q3输出，总需要多少时钟？7左移寄存器Di左移输入左移输出驱动方程状态方程主要特点：1. 输入数码在 CP 控制下，依次右移或左移； 2. 寄存 n 位二进制数码。N 个CP完成串行输入，并可从Q0Q3 端获得并行输出，再经 n 个CP又获得串行输出。3. 若串行数据输入端为 0，则 n 个CP后寄

10、存器被清零。Q3CPQ0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF34、双向移位寄存器74LS194A（1）图形符号并行数据输入端并行数据输出端右移输入端左移输入端异步置0端工作状态控制端（2）74LS194A的电路 S1S0工作状态00011011Q1Q0Q2D1保持右移左移置数（3）74LS194A的逻辑功能RDS1S0工作状态0置零100保持101右移110左移111并行输入（4）74LS194A的应用功能扩展右移输入端左移输入端2片74LS194A接成8位双向移位寄存器例6.3.1右移Y8M2N右移右移右移置数置数6.3.2 计数器1、功能： 对时钟CLK进行计数

11、分频、定时、产生节拍脉冲和数值运算2、计数器的特点：1）.输入信号：计数脉冲 CPMoore 型2）.主要组成单元：时钟触发器3、分类：（4）按计数容量分：（3）按编码方式分：（2）按数字增减分：（1）按触发器是否同时翻转分：同步式异步式加法计数器减法计数器可逆计数器二进制计数器二十进制格雷码计数器八进制计数器十进制计数器六十进制计数器等6.3.2 计数器一、同步计数器二、异步计数器1、同步二进制计数器2、同步十进制计数器1、异步二进制计数器2、异步十进制计数器三、任意进制计数器的构成方法四、移位寄存器型计数器一、同步计数器1、同步二进制计数器（1）4位加法计数器例如：1 0 1 1 + 1

12、1 1 0 0总结：二进制数末位加1，若第i位的低位全为1时，则第i位和所有的低位都要变。状态翻转状态保持原理电路触发器的选择T触发器驱动方程状态方程控制输入端T型*控制CLK型电路控制T型电路控制CLK型图见课本P283，图6.3.14状态表计数顺序电路状态等效十进制数进位输出CQ3Q2Q1Q0000000010001102001020300113040100405010150601106070111708100080910019010101010011101111012110012013110113014111014015111115116000000状态图一定要标出时序图十六进制计数器计

13、数器容量2n-1也称为分频器 MSI74161（置数、保持、计数、置0）数据输入端数据输出端同步置数端异步置0端工作状态控制端进位输出74161电路EP、ET状态控制端 异步置0端 同步置数端优先权递减74161功能计数1111保持(但C=0)011保持1011同步置数01异步置00工作状态ETEPLDRDCLK优先权最高（2）同步二进制减法器4位减法原理：例如：1 1 0 0 1 1 0 1 1总结：二进制数末位减1，若第i位的低位全为0时，则第i位和所有的低位都要变。状态翻转状态保持见P284图6.3.15B = Q2n Q1n Q0nBorrow若用T 触发器：例： 3 位二进制同步减法

14、计数器CPQ2Q1Q0B012345670 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000 向高位发出的借位信号T0 = 1T1=Q0nT2= Q1n Q0n级联规律：CP1J1KC1FF011J1KC1FF11J1KC1FF1&BQ0Q1Q2Q0Q1Q2（3）可逆计数器单时钟，同步74LS191双时钟，异步74LS193方法：（3）可逆计数器74LS191减法计数110加法计数010预置数0 保持11工作状态U/DLDSCLK异步置数优先权最高2、同步十进制计数器电路：在同步二进制计数器的基础上修改而得。（1）十进制加法计数器 1 0 0 1 +

15、 1 0 0 0 0能自启动状态图 MSI74160计数1111保持(但C=0)011保持1011置数01置00工作状态ETEPLDRDCLK 74160与74161功能相同，但74160是十进制，逢十进一，CQ3Q0。（2）十进制减法计数器电路：在同步二进制计数器的基础上修改而得。 0 0 0 0 1 1 0 0 1状态图能自启动（3）十进制可逆计数器74LS190功能与74LS191相同，但74LS190是十进制。单时钟74LS190，74LS168，CC4510双时钟74LS192，CC40192二、异步计数器异步：1、异步二进制计数器二进制加法：采用从低位向高位逐位进位的方式工作。低位

16、从10，则高位要翻转低位从01，则高位要翻转各个触发器不是同步翻转的。（1）原理：加法：减法：（2）二进制加法计数器问：若用上升沿触发器，该如何接？Q接CLK（3）二进制减法计数器问：若用上升沿触发器，该如何接？Q接CLK（4）常用MSI 4位：74LS293， 74LS393， 74HC393 7位：CC4024 12位：74HC4040 14位：74HC40202、异步十进制计数器12345678910J=0J=1J=0J=1J=0（1）思路：在异步二进制计数器基础上修改而得。跳过1010到1111六个状态（2）74LS290异步置9端异步置0端双时钟工作频率低存在竞争-冒险优点：电路简单

17、缺点：（2）74LS290CLK异步置9端异步置0端二进制五进制十进制二五十异步计数器74LS290功能总结：二进制五进制十进制R0AR0BS9AS9B控制端：功能：CLK0输入，Q0输出CLK1输入，Q3Q2Q1输出CLK0输入， Q0接CLK1，Q3Q2Q1Q0输出R0AR0B1时，Q3Q2Q1Q00000S9AS9B1时，Q3Q2Q1Q0100174LS290功能表情况一：计数时钟先进入CPA时的计数编码。CPACPCPBQBQDQCQA25QD QC QB 0 0 00 0 10 1 00 1 11 0 0结论：上述连接方式形成 8421 码。QD QC QB CPB QA 0 0 0

18、 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 QD QC QB CPB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进 制数情况 二： 计数时钟先进入CPB时的计数编码。CPACPQA2CPBQBQDQC5QD QC QB 0 0 00 0 10 1 00 1 11 0 0结论：上述连接方式形成

19、 5421 码。 0 0 0 0 0 QA QD QC QB CPA 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进 制数常用集成计数器型号计数方式模及码制计数规律预置复位触发方式7490异步2*5加法异步异步下降沿7492异步2*6加法异步下降沿74160同步模10,8421码加法同步异步上升沿74161同步模16,二进制加法同步异步上升沿74162同步模10,8421码加法同步同步上升沿74163同步模16,二进制加法同步同步上升沿7

20、4190同步模10,8421码单时钟,加/减异步上升沿74191同步模16,二进制单时钟,加/减异步上升沿74192同步模10,8421码双时钟,加/减异步异步上升沿74193同步模16,二进制双时钟,加/减异步异步上升沿CD4020异步模214,二进制加法异步下降沿三、任意进制计数器的构成方法方案：问题： 常见的只有：10进制、16进制、7进制、12进制、14进制计数器。任意进制计数器怎么办？将现有的计数器通过外接线路来实现。设 N已有的N进制计数器 M需要的M进制计数器，将有两种可能：M N1、MN (需用多片N进制计数器组合实现)思路：连接方式:按前面的方法接成N1和N2两个计数器（1）

21、MN1 N2 （ N1 、N2 均小于N ）并行进位方式(同一个CLK)串行进位方式低位进位控制高位的工作状态控制信号（EP、ET）低位进位控制高位的CLK例6.3.3 用74160构成100进制计数器并行进位方式控制ET、EP例6.3.3 用74160构成100进制计数器串行进位方式控制CLK（2）M是素数思路：连接方式:先用2个N计数器接成大于M的N2进制计数器整体置0方式整体置数方式同于MN的情况例6.3.4 用74160构成29进制计数器整体置0方式S290010 1001例6.3.4 用74160构成29进制计数器整体置数方式S280010 1000（设置成0000 0000）例 用

22、74161构成29进制计数器整体置0方式整体置数方式S290001 1101S280001 1100例 用74LS290构成29进制计数器 （串行的方法，控制clk）S290010 1001CLK（5-91）8421码制下： 在QDQCQBQA 0110 时清零同为六进制计数器，两种码制不同接法的比较：5421码制下：在QAQDQCQB 1001 时清零CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS290CP计数 脉冲CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS290CP计数 脉冲1. 同步 清零(或置数)端计数终值

23、为 SN1 异步 清零(或置数)端计数终值为 SN2. 用集成 二进制 计数器扩展容量后， 终值 SN (或 SN1 )是二进制代码；用集成十进制计数器扩展容量后，终值 SN (或SN1 )的代码由个位、十位、百位的十进制数对应的 BCD 代码构成。注意四、移位寄存器型计数器1、环形计数器 设初态Q0Q1Q2Q31000，在CLK信号下，状态按1000相当于4进制计数器N4n;n表触发器个数0100001000011、环形计数器特点：状态利用率低电路简单不能自启动能自启动的环型计数器Q0Q1Q2Q3C11DFF0CPC11DFF1C11DFF2C11DFF3&Q0Q1Q2Q3111001110

24、0111111110111000110100000010100001000001001101001011011 环形计数器的特点： 电路简单， n位移位寄存器构成的环形计数器只有n个有效状态，有2n-n个无效状态。 状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。缺点：状态利用率低，无效循环多。2、扭环形计数器2、扭环形计数器特点：不会产生竞争冒险现象N2n不能自启动能自启动Q0Q1Q2Q300011110000111101111111111见P308图6.3.49用74LS194A接成计数器011011011环形Nn非门扭环形N2nn触发器Q的个数与非门扭环形N2n113进制扭

25、环计数器及其状态转换表 移位寄存器的级联*6.3.3 顺序脉冲发生器环形计数器*6.3.3 顺序脉冲发生器计数器译码器*6.3.3 顺序脉冲发生器扭环形计数器译码器*6.3.4 序列信号发生器发生的序列：00010111计数器MUX（1）计数器和多路复用器设计序列信号发生器发生的序列：00010111电路状态转换表：0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 0 1 10 0 0Q2Q1Q0Q2*Q1*Q0*Y0001011110111000Q2*Q1*Q0*0 0 00 0 10 1 01 0 10

26、 1 11 1 11 1 01 0 0D0=Q0*Q2Q1Q00100011110D001101001（2）移位寄存器实现序列发生器电路的状态转换表：0 0 10 1 01 0 10 1 11 1 11 1 00 00 0 0Q2Q1Q0所以，Q2输出的序列即为00010111。发生的序列：00010111状态转换输出表0 0 00 0 10 1 00 1 11 0 01 0 10 0 10 1 00 1 11 0 01 0 10 0 0Q2Q1Q0Q2*Q1*Q0*Y110100（3）利用D触发器设计一个110100序列信号发生器D0=Q0D2=Q2Q0+Q1Q0Y=Q2Q1+Q1Q0D1=

27、Q2Q1Q0+Q1Q06.4 时序逻辑电路的设计方法6.4.1 同步时序逻辑电路的设计方法*6.4.2 时序逻辑电路的自启动设计*6.4.3 异步时序逻辑电路的设计方法*6.4.4 复杂时序逻辑电路的设计6.4.1 同步时序逻辑电路的设计方法设计目的： 时序电路 逻辑功能(Y,Q*) 设计步骤：状态方程驱动方程 输出方程? 状态图或时序图状态转换表三个方程设计步骤：一、逻辑抽象得到状态图或状态表1、分析逻辑问题，确定输入变量X、输出变量Y以及状态数S ；原因（条件）输入变量结果输出变量2、定义输入输出变量及电路状态的含意，并将电路状态顺序编号Si ；3、按题意列出电路的状态表或状态图。二、状态

28、化简1、等价状态2、等价状态的可以合并为一个，得到M个状态。三、状态分配（状态编码）时序电路的状态用触发器状态的不同组合表示的。1、确定触发器的数目n；2、给Si规定对应的触发器状态组合同输入同输出同次态四、确定触发器类型求出电路的状态方程、驱动方程和输出方程五、根据方程式画出逻辑图六、检查电路能否自启动1、预置数预置一个有效状态2、修改逻辑设计若不能自启动，采用：要求：SSIMSI设计步骤总结：状态图或状态表方程式逻辑图触发器和门电路的个数最少，输入端最少；MSI个数最少，种类最少，连线最少例6.4.1：设计一个带有进位输出的13进制计数器逻辑抽象A、无输入信号；B、有进位输出信号；C、13

29、进制有13个状态。C=1有进位，C0没有进位。S0 、S1 、 、 S12表示13个状态已经最简状态分配A、确定触发器的数目n；n=4B、取0000到1100表示S0、S12状态表状态变化顺序状态编码进位输出C等效十进制数Q3Q2Q1Q0S0000000S1000101S2001002S3001103S4010004S5010105S6011006S7011107S8100008S9100109S101010010S111011011S121100112S0000000三个方程多余状态次态卡诺图A、状态方程选择JK触发器根据总结：画圈原则必须包含初态的互反变量A、状态方程B、驱动方程C、输出方程逻辑图检查自启动能自启动例6.4.2： 设计一个111序列检测器。当连续输入3个或3个以上的1时输出为1，否则为0。逻辑抽象A、输入信号X；B、有输出信号Y；C、状态：S0表示没有