电子技术(第三版)多媒体课件第8章-半导体存储器和可编程逻辑器件-

1、电子技术第八章1电子技术第八章1第四节 可编程逻辑器件（PLD）第三节 随机存取存储器（RAM）第二节 只读存储器（ROM）第一节 存储器概述第八章半导体存储器和可编程逻辑器件2第四节 可编程逻辑器件（PLD）第三节 随机存取存储器（RA第一节 存储器概述一、概述二、存储器的主要技术指标3第一节 存储器概述一、概述二、存储器的主要技术指标3第一节 存储器概述2. 半导体存储器大规模集成组合逻辑电路。1. 存储器一种能存储二进制代码的器件。分类：磁存储器半导体存储器按功能只读存储器（ROM）随机存取存储器（RAM）分类：一、概述优点：存储容量大、工作速度快、体积小、集成度高。4第一节 存储器概述

2、2. 半导体存储器大规模集成组合逻辑电第一节 存储器概述（1）只读存储器（ROM）(2) 随机存取存储器（RAM） 特点：写入的信息能长期保存，不会因断电而丢失； 用途：存放固定的程序和常数。特点：能随机写入或读出信息，读/写方便；速度快。 缺点：信息容易丢失，一旦断电，所存储器的信息会随之消失，不利于数据的长期保存。 缺点：存储的信息是固定不变的。只能读出信息，不能随机写入信息。 用途：存放现场的输入输出数据和中间运算结果。5第一节 存储器概述（1）只读存储器（ROM）(2) 随机存取第一节 存储器概述半导体存储器的分类半导体存储器二极管掩模ROMMOS管掩模 ROM固定ROM可编程PROM

3、MOS静态RAMMOS动态RAM随机存取存储器RAM只读存储器ROM光可擦除EPROM电可擦除E2ROM一次可编程PROM快闪存储器6第一节 存储器概述半导体存储器的分类半导体存储器二极管掩模R第一节 存储器概述二、存储器的主要技术指标1. 存储容量：存储器含有存储单元的数量。 存储单元：能存储一位二进制数码“1”或“0”的电路。 位（bit） ：构成二进制数码的基本单元。 字节（Bbyte） ：8位组成一个字节。 字（word） ：一个或多个字节组成一个字。 按位存储单元数表示 按字节单元数表示 表示方法：例:32768个位存储单元=1K b（1024 b ）32=32 K b例:32768

4、个位存储单元=4 10248=4 K B7第一节 存储器概述二、存储器的主要技术指标1. 存储容量：存第一节 存储器概述2. 存储周期： 连续两次读（写）操作间隔的最短时间。快的约纳秒极，慢的约几十毫秒。8第一节 存储器概述2. 存储周期：8第二节 只读存储器一、固定ROM二、可编程ROM三、ROM的应用实例四、逻辑门电路的简单画法9第二节 只读存储器一、固定ROM二、可编程ROM三、ROM的第二节 只读存储器ROM的结构框图字线（选择线）位线（数据线）存储单元字单元地址输入存储输出地址译码器存储矩阵读出电路地址译码器读出电路存储矩阵NM表示存储容量10第二节 只读存储器ROM的结构框图字线（

5、选择线）位线（数据线第二节 只读存储器ROM主要结构存储矩阵地址译码器 1.存储矩阵：由存储单元构成，一个存储单元存储一位二进制数码“1”或“0”。 存储器以字为单位进行存储。即一组存储单元存储一个字。 存放一个字长为M的字，需要M个存储单元。 M个存储单元称为字单元。 存储单元的总数为N字M位， NM为存储容量 。 表示信息的二进制数码称为一个字，二进制数码的位数称为一个字长M。11第二节 只读存储器ROM主要结构存储矩阵地址译码器 1第二节 只读存储器 2.地址译码器： 地址为了存取的方便，给每个字单元确定的标号。 A0An-1分别为N个字单元的地址。 字线W0WN-1称为字单元的地址选择

6、线；地址译码器根据输入的代码从W0WN-1条字线中选择一条字线。 位线D0DM-1确定与地址代码相对应的一组存储单元位置。选中的一组存储单元中的各位数码经位线传送到数据输出端。12第二节 只读存储器 2.地址译码器： 字线W0第二节 只读存储器只读存储器ROM分类：按使用器件不同:二极管ROM双极型ROMMOS管ROM固定ROM可编程PROM按存入方式不同:光可擦可编程EPROM电可擦可编程E2PROM 一次可编程PROM快闪存储器13第二节 只读存储器只读存储器ROM分类：按使用器件不同:二极第二节 只读存储器44二极管掩模ROM 1.二极管掩模ROM没接二极管处表示存0接二极管处表示存1一

7、、固定ROM片选信号14第二节 只读存储器44二极管掩模ROM 1.二极管掩模RO4个地址的逻辑式分别为：地址译码器特点：（1）N取一译码：N条字线中，每次只能选中一条字线。图为4选1译码。（2）最小项译码：n个地址输入变量A0An最小项的数目为N=2n。图中最小项为4个。地址译码器是一个“与”逻辑阵列 两位地址代码A1A0可指定4个不同的地址。第二节 只读存储器1. 地址译码器154个地址的逻辑式分别为：地址译码器特点：（1）N取一译码：N第二节 只读存储器译码器4个高低电平信号2位二进制代码00000011 1110110110111011101111110SA0A1Y3Y2Y1Y0 输

8、入 输 出 2-4 线译码器逻辑状态表使能端输出低电平有效 复习16第二节 只读存储器译码器4个高低电平信号2位二进制代码000第二节 只读存储器2. 存储矩阵 存储矩阵有4条字线和4条位线。共有16个交叉点，每个点都是一个存储单元。 字线W0与位线有4个交叉点，其中与位线D3和D0交叉处接有二极管。当选中字线W0 为高电平时，两个二极管导通。17第二节 只读存储器2. 存储矩阵 存储矩阵有4条字线第二节 只读存储器存储矩阵是一个“或”逻辑阵列W3=A1A0m3m2W2=A1A0m1W1=A1A0m0W0=A1A0A0A1地址译码器D3D2D1D0 简化的 ROM存储矩阵阵列图有二极管无二极管

9、18第二节 只读存储器存储矩阵是一个“或”逻辑阵列W3=A1A0第二节 只读存储器 例：地址码A1A0 =00时，W0 =1 ，两个二极管导通，使位线D3和D0为“1”，这相当于接有二极管的交叉点存“1”。 交叉点处没有接二极管处，相当于存“0”；位线D1和D2为“0”，这相当于没接有二极管的交叉点存“0”。19第二节 只读存储器 例：地址码A1A0 =00时，W0第二节 只读存储器44二极管掩模ROM没接二极管处表示存0接二极管处表示存1片选信号,低电平有效001000110020第二节 只读存储器44二极管掩模ROM没接二极管处表示存0第二节 只读存储器44二极管掩模ROM存储内容 A1

10、A0 Wi D3 D2 D1 D0 0 0 W0=1 1 0 0 1 0 1 W1=1 1 0 1 1地 址输入字 线 1 0 W2=1 0 1 0 0 1 1 W3=1 1 1 1 0位 输 出 ROM的特点：存储单元存“0”还是存“1”在设计制造时已确定，不能改变；且存入信息后，即使断开电源，所存信息也不会消失。21第二节 只读存储器44二极管掩模ROM存储内容 A1 N取一译码及ROM存储内容地址码A0A1 0 00 11 01 1最小项及编号N取一译码存储内容W0W1W2W3D0D1D2D3m0m1m2m3 0 0 0 1 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0 0

11、 0 1 0 0 1 0 0 0 1 1 1 0第二节 只读存储器选讲22 N取一译码及ROM存储内容地址码A0A1 0 第二节 只读存储器 2.MOS管掩模ROM接MOS管处表示存1没接MOS管处表示存0负载管MOS管23第二节 只读存储器 2.MOS管掩模ROM接MOS管处表示存第二节 只读存储器 10位地址代码A9A0 ，地址线为10根，字线输出为210=1024根。 为减少译码器输出线，将地址线分为两组：A4A0为列地址译码器，译出列选择线25为X1X31 。 A9A5为行地址译码器，译出行选择线25为Y1Y31 。列选择线与出行选择线的矩阵交点共3232=1024 。存储器存储容量为

12、1K1位。24第二节 只读存储器 10位地址代码A9A0 ，地址第二节 只读存储器接MOS管处表示存1没接MOS管处表示存00000110000011负载管MOS管25第二节 只读存储器接MOS管处表示存1没接MOS管处表示存0第二节 只读存储器ROM存储器的位线扩展将几片的地址端、CS端并接在一起。 为扩展存储器的容量，将8片1K1存储器并联。26第二节 只读存储器ROM存储器的位线扩展将几片的地址端、CS第二节 只读存储器二、可编程ROM（PROM） 用户可根据需要将信息存入存储单元，一旦写入，不能更改。 熔丝27第二节 只读存储器二、可编程ROM（PROM） 用户可第二节 只读存储器熔丝

13、型PROM的存储单元编程时，字线为高电平VCC字线熔丝位线 熔丝断，存储单元信息为0，位线上加入高电压脉冲，稳压管DZ导通，反相器输出低电平。编程时，位线为低电平熔丝不断，存储单元信息为1。28第二节 只读存储器熔丝型PROM的存储单元编程时，字线为高电第二节 只读存储器1.光可擦除的可编程只读存储器（EPROM） 可根据需要改写多次，将存储器原有的信息抹去，再写入新的信息。擦除方式：紫外线照射。 方法：采用特殊的浮置栅MOS管（简称SIMOS或叠栅MOS）。利用雪崩击穿。29第二节 只读存储器1.光可擦除的可编程只读存储器（EPROM第二节 只读存储器 PROM出厂时所有的存储单元均存入0。

14、 编程时：在器件的石英玻璃盖上用紫外线照射15秒，擦除原有信息，所有的存储单元均存入1，用户再行操作。30第二节 只读存储器 PROM出厂时所有的存储单元均存入第二节 只读存储器 特点：擦除需用专用设备，操作复杂，耗时长，正常工作时不能随意改写。EPROM2716逻辑结构引脚排列31第二节 只读存储器 特点：擦除需用专用设备，操作复杂第二节 只读存储器 可进行在线擦除和编程，无需专用设备。擦写次数达104次以上。2.电可擦除的可编程只读存储器（E2PROM） 分类：浮栅隧道氧化层MOS管双层栅介质MOS管2817E2PROM引脚排列32第二节 只读存储器 可进行在线擦除和编程，无需专用设备第二

15、节 只读存储器 新一代电可擦除的可编程只读存储器。 但不能按字节擦除，只可全片擦除。3.快闪读存储器 存储器的容量逐年提高，可达64M位，取代PROM 和E2PROM。33第二节 只读存储器 新一代电可擦除的可编程只读存储器。3第二节 只读存储器1. 用ROM实现组合逻辑电路 ROM的应用十分广泛，如组合逻辑、波形变换、字符产生以及计算机的数据和程序存储等。输入变量A 加数B 加数C0 低位进位数输出变量S 本位和C0 向高位进位数三、ROM的应用实例34第二节 只读存储器1. 用ROM实现组合逻辑电路 R第二节 只读存储器 Ai Bi Ci-1 Si Ci 全加器逻辑状态表本位和向高位的进位

16、加数 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 复习半加器构成的全加器1CiBiAiCOCi-1SiCOSi低位的进位35第二节 只读存储器 Ai Bi Ci-1 Si第二节 只读存储器用ROM实现组合逻辑电路: 把函数自变量的不同取值作为ROM的不同地址。把每种取值对应的函数值存入ROM对应地址的存储单元。 ROM成了一个函数表。加数低位的进位本位和向高位的进位ROM构成的全加器36第二节 只读存储器用ROM实现组合逻辑电路: 把函数自第二节 只读存储器Ai Bi Ci-1十

17、进制最小项被选中字线最小项编号位线SiCi 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 101234567AiBiCi-1AiBiCi-1AiBiAiCi-1AiCi-1BiCi-1BiCi-1AiBiBiCi-1AiCi-1BiAiW0=1W1=1W2=1W3=1W4=1W5=1W6=1W7=1m0m1m2m3m4m5m6m7 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 全加器逻辑状态及三变量最小项编码37第二节 只读存储器Ai Bi Ci-1十进制最小第二节 只读存储器根据表可得：ROM构成的全加器ROM构成的全加器38第

18、二节 只读存储器根据表可得：ROM构成的全加器ROM构成的第二节 只读存储器2. 存储数据和程序单片机EPROM2716 单片机与可编程EPROM联接，用于存放程序和表格常数。39第二节 只读存储器2. 存储数据和程序单片机EPROM27第二节 只读存储器四、逻辑门电路的简单画法固定连接可编程连接断开连接硬线连接点，用户不能改变可编程连接点，用户定义编程点熔丝已烧断，断开 逻辑图中连接点的简化画法 “与”门输入变量A、B、C的输入线和乘积线的交点有三种情况：乘积线40第二节 只读存储器四、逻辑门电路的简单画法固定连接可编程连接与门或门互补输出的缓冲器 逻辑图中门电路的简化画法41与门或门互补输

19、出的缓冲器 逻辑图中门电路的简化画法41第三节 随机存取存储器一、RAM的分类二、RAM的结构和工作原理三、集成RAM存储器四、RAM存储容量的扩展42第三节 随机存取存储器一、RAM的分类二、RAM的结构和工作第三节 随机存储存储器 随机存取存储器（RAM）能随时从任一指定地址的存储单元中取出（读出）信息，也可随时将信息存入（写入）任一指定地址单元中。因此也称为读/写存储器。优点：读/写方便 缺点：信息容易丢失，一旦断电，所存储器的信息会随之消失，不利于数据的长期保存。一、RAM的分类按使用器件不同:二极管RAM双极型RAMMOS管RAM静态动态 43第三节 随机存储存储器 随机存取存储器（

20、RAM）能随第三节 随机存储存储器二、RAM的结构和工作原理地址输入数据线读/写控制电路输入/输出 I/OAn-1A0A1地址译码器.读/写控制(R/W)片选(CS).存储矩阵选择访问哪个存储单元存储0、1信息。由大量寄存器构成矩阵形式决定对选中的单元读还是写决定芯片是否工作读或写数据的通道44第三节 随机存储存储器二、RAM的结构和工作原理地址输入数据第三节 随机存储存储器1. 存储矩阵：由存储单元构成。与ROM不同的是RAM存储单元的数据不是预先固定的，而是取决于外部输入信息，其存储单元必须由具有记忆功能的电路构成。2. 地址译码器：也是N取一译码器。3. 读/写控制电路：当R/W=1时，

21、执行读操作，R/W=0时，执行写操作。读、写不会同时发生，读/写线是双向的。4. 片选控制：存储器由多片RAM组成，当CS=0时，选中某片RAM工作， CS=1时某片RAM不工作。45第三节 随机存储存储器1. 存储矩阵：由存储单元构成。与RO第三节 随机存储存储器三、集成RAM存储器9GNDCS8A27A16A05A34A43A52A61I/O0A9A8A7UDD121011141315161718I/O1I/O2I/O3R/WRAM2114RAM2114外引线排列图 以“字”为单位：RAM中信息的读出或写入是以“字”为单位进行的，每次写入或读出一个字。容量：1024字4位=4096存储单元

22、地址线：A9A0(210=1024)数据线：I/O3 I/O0字数：210=1024字（1K）46第三节 随机存储存储器三、集成RAM存储器9GNDCS8A2第三节 随机存储存储器9GNDCS8A27A16A05A34A43A52A61I/O0A9A8A7UDD121011141315161718I/O1I/O2I/O3R/WRAM2114RAM2114外引线排列图 三种工作方式： 写入方式：当CS=0、R/W=0时，数据线I/O3 I/O0上的内容存入。 低功耗维持方式：当CS=1时，输出为高阻态，存储器内部电路与外部总线隔离。 读出方式：当CS=0、R/W=1时，内容输出到数据线I/O3

23、I/O0。47第三节 随机存储存储器9GNDCS8A27A16A05A34第三节 随机存储存储器四、RAM存储容量的扩展 当单片RAM不能满足要求时，可将多个芯片相连，扩展字线和位线来扩充容量。1.RAM的位扩展 将多片的地址端、R/W端、CS端并接在一起48第三节 随机存储存储器四、RAM存储容量的扩展 当单片第三节 随机存储存储器2. RAM的字扩展高4位低4位高位地址线非门 低电平时选中RAM(),地址为01K; 用两片14K的RAM 实现24K位字的扩展。高电平时选中RAM(),地址为12K。49第三节 随机存储存储器2. RAM的字扩展高4位低4位高位第四节 可编程控制器件一、PLD

24、的结构框图二、可编程逻辑阵列PLA简介三、可编程阵列逻辑PAL简介四、通用阵列逻辑GAL简介50第四节 可编程控制器件一、PLD的结构框图二、可编程逻辑阵列五、现场可编程门阵列FPGA简介六、在系统可编程逻辑器件ispPLD简介七、PLD发展趋势51五、现场可编程门阵列FPGA简介六、在系统可编程逻辑器件is第四节 可编程逻辑器件概述: 可编程逻辑器件PLD是一种由编程来确定其逻辑功能的通用大规模集成电路。采用软件和硬件相结合的方法设计所需功能的数字系统。可由用户自行定义功能（编程）。Programmable Logic Device 用通用器件设计的缺点：设计复杂，且体积大、功耗高、可靠性差

25、。 用ROM设计的缺点：一个10变量的ROM，有210=1024个乘积项，使芯片面积大，利用率低，工作速度低。 52第四节 可编程逻辑器件概述: 可编程逻辑器件PLD是一第四节 可编程逻辑器件用通用器件设计的数字钟集成电路 用通用器件设计的缺点：设计复杂，且体积大、功耗高、可靠性差。 53第四节 可编程逻辑器件用通用器件设计的数字钟集成电路 第四节 可编程逻辑器件一种集成芯片（ICs）。其逻辑功能可通过用户自行编程改变。特点： 逻辑电路的设计和测试均可在计算机上实现，因而研制周期短、成本低、效率高，使产品能在极短时间内推出。 通过对 PLD 重新编程，电路很容易被修改，这种修改可不影响其外围电

26、路。因此，其产品的维护、更新很方便。54第四节 可编程逻辑器件一种集成芯片（ICs）。其逻辑功能第四节 可编程逻辑器件三、可编程逻辑器件PLD智能型可编程数字开发系统CPLD/FPGA可编程逻辑器件PLD将电路设计文件变成硬件电路,由计算机自动完成55第四节 可编程逻辑器件三、可编程逻辑器件PLD智能型可编程数第四节 可编程逻辑器件一、PLD的结构框图与阵列互补变量乘积项或项或阵列输入电路输出电路输入输出 产生输入变量的原变量和反变量，并提供足够的驱动能力 由多个与门组成，用以产生变量的各乘积项 由多个或门组成，用以产生或项(将乘积项相加)与-或阵列56第四节 可编程逻辑器件一、PLD的结构框

27、图与阵列互补变量乘积第四节 可编程逻辑器件可编程逻辑阵列PLA( Programmable Logic Array)可编程阵列逻辑PAL ( Programmable Array Logic)通用阵列逻辑GAL (Genetic Array Logic)现场可编程门阵列FPGA复杂可编程逻辑器件GPLD：在系统可编程逻辑器件ispPLD分类:57第四节 可编程逻辑器件可编程逻辑阵列PLA( Program第四节 可编程逻辑器件按可编程部位分类：类型与阵列或阵列输出电路PROM固 定可编程固 定PLA可编程可编程固定PAL可编程固 定固 定GAL可编程固 定可组态58第四节 可编程逻辑器件按可编

28、程部位分类：类型与阵列或阵列输出第四节 可编程逻辑器件按编程方式分类:isp 器件的密度和性能持续提高，价格持续降低，开发工具不断完善，正得到广泛应用在系统可编程逻辑器件ispPLD不需要使用编程器进行编程 一次可编程器件:采用 PROM 工艺。如 PAL 等。可重复编程的可编程器件:采用E2PROM 工艺，如 GAL、ispPLD 等。需要使用编程器编程需要使用编程器编程59第四节 可编程逻辑器件按编程方式分类:isp 器件的密度和第四节 可编程逻辑器件二、可编程逻辑阵列PLA简介可编程实现的思路逻辑函数与或表达式 任何组合逻辑函数都可用最小项之和的与或表达式表示。与逻辑电路或逻辑电路&BA

29、&BAY160第四节 可编程逻辑器件二、可编程逻辑阵列PLA简介可编程实现第四节 可编程逻辑器件 包含了可编程的与阵列和可编程的或阵列。 可用来实现组合逻辑功能，如在或阵列的输出接触发器，也可用来实现时序逻辑功能。 PLA阵列结构输入输出61第四节 可编程逻辑器件 包含了可编程的与阵列和可编程的或阵第四节 可编程逻辑器件三、可编程阵列逻辑PAL简介 包含了不可编程的与阵列和可编程的或阵列。 编程是一次性的，使用受限。62第四节 可编程逻辑器件三、可编程阵列逻辑PAL简介 包含了第四节 可编程逻辑器件 通用阵列逻辑GAL是第二代PAL产品。是一种可重复多次编程、可电擦电写、可硬件加密的通用逻辑器

30、件。它具有功能很强的可编程的输出级，能灵活地改变工作模式。 GAL能仿真所有PLA芯片的功能。在研制和开发新的数字系统时极为方便，成为理想产品。四、通用阵列逻辑GAL简介 基本结构：可编程与阵列、固定或阵列；可编程的输出电路（采用通用逻辑宏单元 ），可由用户定义所需的输出状态。63第四节 可编程逻辑器件 通用阵列逻辑GAL是第二代PA第四节 可编程逻辑器件五、现场可编程门阵列FPGA简介 特点：功耗低，集成度高(3万门/片)，可构成任何复杂的逻辑电路。 EPGA成为设计数字系统的首选器件之一。许多电子系统已采用CPU+RAM+FPGA的设计模式。64第四节 可编程逻辑器件五、现场可编程门阵列F

31、PGA简介 第四节 可编程逻辑器件FPGA通常包括三类可编程资源： 可编程逻辑块GLB(可编程逻辑单元、宏单元): 可编程输入/输出模块IOB:连接芯片与外部封装。 可编程内部互连PI（可编程布线资源）:包括各种连线和可编程开关，联接系统内部。65第四节 可编程逻辑器件FPGA通常包括三类可编程资源： 可编第四节 可编程逻辑器件六、在系统可编程逻辑器件ispPLD 是一种新型的可编程逻辑器件。将属于编程器的有关电路集成于ispPLD中。 特点：从“离线”发展到“在线”，编程时既不需要使用编程器，也不需要将其从所在系统的电路板上取下，可以直接在系统上进行编程。 优点：简化了产品设计和生产流程，降

32、低了成本；成为产品后可“在线”反复编程，可方便地升级换代。66第四节 可编程逻辑器件六、在系统可编程逻辑器件ispPLD 第四节 可编程逻辑器件按集成密度分类：低密度 ispPLD ：高密度 ispPLD：集成度 1000门高密度sipLSI016D电路结构框图67第四节 可编程逻辑器件按集成密度分类：低密度 ispPLD 第四节 可编程逻辑器件高密度sipLSI016D逻辑功能划分框图 全局布线区GRP:68第四节 可编程逻辑器件高密度sipLSI016D逻辑功能划分第四节 可编程逻辑器件 通用逻辑块GLB:GLB的电路结构框图69第四节 可编程逻辑器件 通用逻辑块GLB:GLB的电路结构第

33、四节 可编程逻辑器件 输出布线区ORP:ORB逻辑功能示意图70第四节 可编程逻辑器件 输出布线区ORP:ORB逻辑功能示第四节 可编程逻辑器件七、PLD发展趋势 PLD的发展趋势是：高速、高密、应用灵活和在系统可编程逻辑。71第四节 可编程逻辑器件七、PLD发展趋势 PLD的发第四节 可编程逻辑器件电路输入编译综合仿真分析编程下载 PLD开发应用EDA软件、计算机、编程器EDA软件、计算机补充 用PLD实现一种具体的逻辑功能，一般要经过4个步骤 MAX-PLUS、Multisim等 72第四节 可编程逻辑器件电路输入编译综合仿真分析编程下载 PL第四节 可编程逻辑器件应用实例 用PLD设计的

34、数字钟电路输入对于高密度PLD：可采用逻辑电路图、VHDL 语言 (即超高速集成电路硬件描述语言)和波形图等输入方式。 对于低密度 PLD ： 可采用逻辑方程输入方式。 在软件开发工具上进行73第四节 可编程逻辑器件应用实例 用PLD设计的数字钟电路输入第四节 可编程逻辑器件&Yabs编译综合 (1)“语法检查、编译和逻辑优化”。在软件开发工具上进行 (2)“连接与适配”，作用是自动进行布局布线设计。(3)产生标准 JEDEC（关于器件编程信息的计算机文件）文件。并自动生成一个有关设计信息的设计报告。74第四节 可编程逻辑器件&Yabs编译综合 (1)“语法第四节 可编程逻辑器件仿真分析 用以验证逻辑功能用MAX-PLUS、Multisim等EDA仿真软件 75第四节 可编程逻辑器件仿真分析 用以验证逻辑功能用MAX第四节 可编程逻辑器件编程下载将 JEDEC 文件下载到器件中，使 PLD 具有所设计的逻辑功能。普通 PLD要用编程器进行下载：把待编程的器件插入编程器的插座内，使用编程器配套的编程软件就可以将 JEDEC 文件写入 PLD 芯片。 用编程器或编程软件76第四节 可编程逻辑器件编程下载将 JEDEC 文件下载到器第四节 可