第二十三讲 门电路和组合逻辑电路

1、 第20章 门电路和组合逻辑电路加法器实现多位二进制数相加的电路，称为加法器。（一）四位串行加法器 根据进位的方式不同，有串行加法器和超前进位加法器。优点：电路简单，缺点速度慢。（二）四位超前进位加法器实质：将进位用两个加数的各位状态直接表示出来。编码器 把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。 n 位二进制代码有 2n 种组合，可以表示 2n 个信息。 要表示N个信息所需的二进制代码应满足 2n N（一）二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码将十进制数 09 编成二进制代码的电路（二）二 十

2、进制编码器表示十进制数4位10个编码器高低电平信号二进制代码BCD码 当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。 即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。（三）优先编码器设计编码器的过程如下:1. 确定二进制代码的位数对于m个状态进行编码，则 m 2n 。n为整数。2. 列编码表将待编码的状态量用对应的二进制代码进行定义(这种对应关系是人为的)，并形成表格。一般采用的方案都应是便于记忆的。3. 由编码表写出逻辑式写出各输出量对应于输入量的逻辑关系式。4. 由逻辑式画出逻辑图一般情况下都用“与非

3、”门构成逻辑图，故常将逻辑式转化成“与非” -“与非”形式的逻辑式。译码器和数字显示 译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。（一）二进制译码器8个3位译码器二进制代码高低电平信号译码过程大致如下：1、列出译码器的状态表 2、由状态表写出逻辑表达式3、由逻辑式画出逻辑图CT74LS139型译码器(a) 外引线排列图；(b) 逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双 2/4 线译码器A0、A1是输

4、入端Y0Y3是输出端 S 是使能端一、74LS139型译码器二、集成74LS138译码器16 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS138三位二进制代码输入端8个输出端3个输入使能端译码器才能处于译码状态，否则译码器禁止译码。20.9.2 二-十进制显示译码器 在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器。二 十进制代码译码器驱动器显示器gfedcba 1. 半导体数码管 由七段发光二极管构成例：共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低电平时发光高电平时发光共阳极接法abcgd

5、ef+dgfecbagfedcba共阴极接法abcdefg 2. 七段译码显示器Q3 Q2Q1Q0agfedcb译码器二 十进制代码(共阴极)100101111117个4位七段显示译码器状态表（共阴极）gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1

6、1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9输 入输 出显示数码控制端输入端输出端灭灯输入端 试灯输入端gfedcba灭0 输入端A0A1A2A3=0000 LT=1 BI=1 RBI=0 ag：全1七段显示译码器状态表（共阳极）A3 A2 A1 A0a b c d e f g 9 1 1 1 0 0 1 0 0 0 0 1 0 0 9输 入输 出显示数码功能、 十进制数LT RBI BI8 1 1 1 0 0 0 0 0 0 0 0 0 0 87 1 1 0 1 1 1 0 0 0 1 1 1 1 76 1 1

7、 0 1 1 0 0 1 0 0 0 0 0 65 1 1 0 1 0 1 0 1 0 0 1 0 0 54 1 1 0 1 0 0 1 0 0 1 1 0 0 43 1 1 0 0 1 1 0 0 0 0 1 1 0 32 1 1 0 0 1 0 0 0 1 0 0 1 0 21 1 1 0 0 0 1 1 0 0 1 1 1 1 10 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0灭0 1 0 1 0 0 0 0 1 1 1 1 1 1 1 灭0灭灯 0 1 1 1 1 1 1 1 全灭试灯 0 1 0 0 0 0 0 0 0 8七段译码器和数码管的连接图BS204A0A1A2

8、A3 74LS247+5V来自计数器5107abcdefgRBIBI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCC74LS247CT74LS247型译码器的外引线排列图abcdefg1. 掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路的特点。3. 会分析和设计简单的组合逻辑电路。理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能。本章要求：2. 会用逻辑代数的基本运算法则化简逻辑函数。 第20章 门电路和组合逻辑电路 第21章 触发器和时序逻辑电路第21章 触发器和时序逻辑电路21.1 双稳态触发器21.

9、2 寄存器21.3 计数器21.5 555定时器及其应用本章要求1. 掌握 RS、JK、D 触发器的逻辑功能及 不同结构触发器的动作特点。2. 掌握寄存器、移位寄存器、二进制计数器、 十进制计数器的逻辑功能，会分析时序逻辑 电路。3. 学会使用本章所介绍的各种集成电路。4. 了解集成定时器及由它组成的单稳态触发器 和多谐振荡器的工作原理。第21章 触发器和时序逻辑电路 电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点： 下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。21

10、.1 双稳态触发器21.1.2 主从JK 触发器21.1.3 D 触发器21.1.4 触发器逻辑功能转换21.1.1 RS 触发器 本节重点： 掌握 RS、JK、D 触发器的逻辑功能及不同结构触发器的动作特点。21.1 双稳态触发器特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成的“0”或“1”态能 保存下来，即具有记忆功能。双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。21.1.1 RS 触发器两互补输出端1. 基本 RS 触发器两输入端&QQ.G1&.G2SDRD 正常情况下，两输出端的状态保持

11、相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线 触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1) SD=1，RD = 01010QQ.G1&.&G2SDRD设原态为“0”态1001110触发器保持“0”态不变复位0 结论: 不论 触发器原来 为何种状态， 当 SD=1， RD=0时， 将使触发器 置“0”或称 为复位。QQ.G1&.&G2SDRD01设原态为“0”态011100翻转为“1”态(2) SD=0，RD = 1QQ.G1&.&G2SDRD设原态为“1”态0110001触发器保持“1”态不变置位1 结论

12、: 不论 触发器原来 为何种状态， 当 SD=0， RD=1时， 将使触发器 置“1”或称 为置位。QQ.G1&.&G2SDRD11设原态为“0”态010011保持为“0”态(3) SD=1，RD = 1QQ.G1&.&G2SDRD设原态为“1”态1110001触发器保持“1”态不变1 当 SD=1， RD=1时， 触发器保持 原来的状态， 即触发器具 有保持、记 忆功能。QQ.G1&.&G2SDRD110011111110若G1先翻转，则触发器为“0”态“1”态(4) SD=0，RD = 0 当信号SD= RD = 0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态

13、，也可能是“0”态，不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转基本 RS 触发器状态表逻辑符号RD(Reset Direct)-直接置“0”端(复位端)SD(Set Direct)-直接置“1”端(置位端)QQSDRDSDRDQ1 0 0 置00 1 1 置11 1 不变 保持0 0 同时变 1后不确定功能低电平有效练习与思考1、说明基本RS触发器在置1或置0脉冲消失后，为什么触发器的状态保持不变。2、SD和RD两个输入端起什么作用？&QQ.G1&.G2SDRD考虑：置1脉冲消失：SD和RD同时为1，触发器处于什么状态？保持状态2. 可控 RS 触发器基本R-S触发器导引电

14、路&G4SR&G3C.&G1&G2.SDRDQQ时钟脉冲当C=0时011 R，S 输入状态 不起作用。 触发器状态不变11.&G1&G2.SDRDQQ&G4SR&G3C SD，RD 用于预置触发器的初始状态， 工作过程中应处于高电平，对电路工作状态无影响。被封锁被封锁当 C = 1 时1打开触发器状态由R，S 输入状态决定。11打开触发器的翻转时刻受C控制（C高电平时翻转），而触发器的状态由R，S的状态决定。.&G1&G2.SDRDQQ&G4SR&G3C当 C = 1 时1打开(1) S=0, R=00011触发器保持原态触发器状态由R，S 输入状态决定。11打开.&G1&G2.SDRDQQ&

15、G4SR&G3C1101010(2) S = 0, R= 1触发器置“0”(3) S =1, R= 0触发器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C1110011110若先翻若先翻Q=1Q=011(4) S =1, R= 1当时钟由 1变 0 后 触发器状态不定11.&G1&G2.SDRDQQ&G4SR&G3C可控RS状态表0 0 SR0 1 01 0 11 1 不定Qn+1QnQn时钟到来前触发器的状态Qn+1时钟到来后触发器的状态逻辑符号QQSR CSDRDC高电平时触发器状态由R、S确定特性方程：QnQn+1=S+ RSR=0例：画出可控 RS 触发器的输出波形RSC不

16、定不定可控 RS状态表C高电平时触发器状态由R、S确定QQ010 0 SR0 1 01 0 11 1 不定Qn+1Qn特性方程：QnQn+1=S+ RSR=0存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。C克服办法：采用 JK 触发器或 D 触发器0 0 SR 0 1 0 1 0 1 1 1 不定Qn+1QnSRQ21.1.2 主从JK触发器1.电路结构从触发器主触发器反馈线C C CF主JKRS CF从QQQSDRD1互补时钟控制主、从触发器不能同时翻转2. 工作原理01F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CRS

17、 CF从QQQSDRD1 CF主JKC C0110状态保持不变。从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。F从打开F主封锁0RS CF从QQQSDRD1 CF主JKC C01C01010010C高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求C高电平期间J、K的状态保持不变。C下降沿( )触发器翻转（ F从状态与F主状态一致）。C低电平时,F主封锁J、K不起作用CRS CF从QQQSDRD1 CF主JKC 01RS CF从QQQSDRD1 CF主JKC C010分析JK触发器的逻辑功能(1)J=1, K=1 设触发器原态为“0”态翻

18、转为“1”态110110101001状态不变主从状态一致状态不变01RS CF从QQQSDRD1 CF主JKC C10设触发器原态为“1”态为“？”状态J=1, K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1, K=1010111001010101为“0”状态01RS CF从QQQSDRD1 CF主JKC C010(2)J=0，K=1 设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“？”态01RS CF从QQQSDRD1 CF主JKC C010(2)J=0，K=1 设触发器原态为“1”态翻转为“0”态01010001010101

19、设触发器原态为“0”态为“？”态为“0 ”态01RS CF从QQQSDRD1 CF主JKC C010(3)J=1，K=0 设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“？”态01RS CF从QQQSDRD1 CF主JKC C010(3)J=1，K=0 设触发器原态为“0”态翻转为“1”态10100010101001设触发器原态为“1”态为“？”态为“1 ”态RS CF从QQQSDRD1 CF主JKC C010(4)J=0，K=0 设触发器原态为“0”态保持原态00010001保持原态保持原态RS CF从QQQSDRD1 CF主JKC C01001结论

20、：C高电平时F主状态由J、K决定，F从状态不变。C下降沿( )触发器翻转（ F从状态与F主状态一致）。3. JK触发器的逻辑功能Qn10 0 1 1 1 0 0Qn0 0 0 1 01 0 1Qn+1QnSR 0 1C高电平时F主状态由J、K决定，F从状态不变。C下降沿( )触发器翻转（ F从状态与F主状态一致）。 J K Qn Qn+1 0 0 0 1 1 0 1 1 JK触发器状态表0 1 0 1 0 1 0 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器状态表(保持功能) (置“0”功能) (置“1”功能) (计数功能)C下降沿触发翻转SD 、 RD为直接置 1、置 0 端，不受时钟控制，低电平有效，触发器工作时SD 、 RD应接高电平。逻辑符号 CQJKSDRDQ特性方程：QnQn+1=J + KQn例：JK 触发器工作波形CJKQ下降沿触发翻转特性方程：QnQn+1=J + KQn练习与思考特性方程：QnQn+1=J + KQn1、将JK触发器的J和K端悬空，试分析其逻辑功能。Qn+1=Qn下降沿触发的计数器！基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3 D 触发器1.电路结构反馈线&G2&G1QQSDRD&G3&G4&G5&G6CD21