第七次课寄存器与移位寄存器和计数与分频电路

1、寄存器与移位寄存器计数与分频电路1一、P153J3用标准数字电路器件中的移位寄存器设计一个序列信号发生器，其输入信号为时钟CP，输出信号为序列码F。实验任务要求是：1.序列发生器模值M=8：2.各个码位上的码值为00011101，最右端码位为最先输出的低位：3.测量时钟信号CP和F的波形。4.用一片74194和其它器件实现实验课题2P153J3-设计过程74194是4位串入、并入-串出、并出双向移存器。其功能表如下： 功能输 入输 出CRM0M1CPDSRDSLD0D1D2D3Qn+10Qn+11Qn+12Qn+13清除00000并入111d0d1d2d3d0d1d2d3保持10Qn0Qn1Q

2、n2Qn3100右移11011Qn0Qn1Qn211000Qn0Qn1Qn2左移1011Qn1Qn2Qn311010Qn1Qn2Qn30右移：低位往高位移、左移：高位往低位移3两片74LS194级连，预置“00011101”，使用右移，从U2的QD依次输出10111000，同时返送到U1的右移输入端，使其不断循环输出。图中J1置 “1” （S1S0=“11”）时，电路预置数。J1置“0” （S1S0=“01”）时，进行右移。P153J3-设计过程-方法一4修改预置数为10111000，再改S1S0=“10”，从U1的QA依次输出10111000，同时返送到U2的左移输入端，使其不断循环，实现左

3、移输出。此类电路需预置数后再启动。为了避免预置数（加电即可产生所需序列信号）可用一片74LS194外加组合电路（门电路或数据选择器）设计。P153J3-设计过程-方法一574LS194加组合电路设计：1、确定数据移动方向，填写状态表。P153J3-设计过程-方法二194QDQCQBQASR1011101110111001100010001000100010101011右移：S1S0=“01”，Q端的数低位向高位移动， SR的数送QA 。 QD先输出， QC、 QB 、 QA的输出经数据反馈电路后送SR。62、检查QC 、 QB 、 QA 八组三位码，无重码，取74194的低三位输出端可行。若有

4、重码，74194的输出端取四位，按16种状态填写状态表。3、根据状态表，写出SR的逻辑表达式：4、根据逻辑表达式画出数据反馈电路。P153J3-设计过程-方法二75、数据反馈电路也可用74151实现：151/ABCD0= D2= D5= D6=1，其余为“0” /CBAD0= D2= D3= D5=1，其余为“0”194QDQCQBQASR右移时194的低三位输出端连接151的地址端，最高位不用，否则需按16种状态设计。151的输出端W连接194的SR端。1011101110111001100010001000100010101011P153J3-设计过程-方法三8输出F可在74194的任一Q

5、端获得，最好不用数据反馈电路的输出端。因74194的两个或两个以上Q端翻转时有延时（功能冒险），使得数据反馈电路的输出有“毛刺”。若74194采用左移：S1S0=“10”，Q端的数高位向低位移动， SL的数送QD 。 QA先输出， QD、 QC 、 QB的输出经数据反馈电路后送SL。P153J3-设计过程-方法三9151ABC/D0= D2= D3= D5=1，其余为“0”CBA/D0= D2= D5= D6=1，其余为“0”194SLQDQCQBQA左移时194的高三位输出端连接151的地址端，最低位不用，否则需按16种状态设计。151的输出端W连接194的SL端。也可根据状态表写出SL的逻

6、辑表达式，然后用门电路实现。1110101110001110001110001010001010011010P153J3-设计过程-方法三10用双踪示波器同时观测CP和F 的波形。触发信源应选择F 的通道。至少显示F 一个完整的周期。记录波形时必须注意CP和F 波形对应的时间关系。CP FP153J3-调测T11用预置法设计一个计数电路。实验要求是：M=7，并且具有自启动特性；测试出其各个输出端波形的时间关系；测试其自启动特性。用模N的计数器构成模M的计数器(NM)，一般采用同步置数的方法。可采用置最小数法、置“0”法和置最大数法。基本思路是使计数器从预置状态开始计数，当计到满足模值为M的终止

7、状态时产生置数控制信号，下一CP周期进行置数，重复计数过程，从而实现模M的计数。 二、 P150J2实验课题12P150J2-设计过程74LS161是同步置数，异步清零十六进制（M=16）计数器，其功能表 如下ENPENTCLKQD QC QB QA功能01 0 0 0 0异步清零10 D B C A同步并入1111000011118421计数110 1QnD QnB QnC QnA 保持RCO=RCOn110QnD QnB QnC QnA保持RCO= 013用74161构成模M计数器的示意图P150J2-设计过程74LS161A B C DCPQD QC QB QA RCOP T CR反馈函

8、数LD预置数“1”14P150J2-设计过程置“0”法：同步预置数为全“0”。对于同步预置加计数器，反馈状态为（M1），本例中反馈状态为71=6，即计数器从“000”计到“0110”。可检测QC、QB为“1”，与非反相后置数。置最大数法：预置数为计数器工作循环中的最大数，最大数=N。对于同步预置加计数器，反馈状态为（M2），本例中反馈状态为72=5，即计数器从“1111”计到“0101”。可将QD反相再和QC、QA为“1”，与非反相后置数。置最小数法：同步预置最小数，最小数=NM。本例中最小数=16-7=9，即计数器从“1001”计到“1111”。可利用“RCO”经反相后置数。电路最简单。15

9、以置“0”法为例：用双踪示波器同时观测、记录CP和QC的波形。触发信源应选择QC的通道。至少显示QC一个完整的周期，并注意查验、确认QC一个的周期的起始位置。将观测CP的探头依次分别观测、记录QB、QA波形。 在示波器上QB、 QA 一个的周期的起始位置和QC的起始位置相同。记录波形时必须注意CP、 QC 、 QB、 QA各波形的时间关系。P150J2-调测16使用数字示波器注意事项使用数字示波器同时观测两路数字信号时应遵循以下基本操作规则：各通道的输入耦合方式置“直流” 两路信号分上、下半屏显示，勿重叠。认清各通道的横坐标位置。各通道的垂直偏转灵敏度置1V2V /div。水平偏转灵敏度应调整到最大周期 信号至少能显示一个完整的周期。内触发信源应选择显示最大周期 信号的通道。必要时可采用“脉宽”触发方式。触发电平（LEVEL）标志线应调整到最大周期 信号的波形上。17自启动性测试步骤（静态测试）1、CP接单脉冲K9，输入端口D、C、B、A接逻辑电平K1-K8任意四个，输出端口QDQCQBQA接逻辑电平显示L1-L8任意四