采样保持电路

1、一、采样保持电路结构的选择 常见的采样保持结构有以下两种:图1、电荷传输型采样保持电路图2、电容翻转型采样保持电路图3、图1，图2所用的时钟信号工作原理：一、电荷传输型采样保持电路首先1、1为高电平，采样电容CS对输入信号进行采样，然后1比1提前0.4ns进入下降沿，此时x点为高阻状态，故 当1变为低电平，即ks1开关关断时，x点不再导通，即抑制了开 关ks1的电荷注入效应。当2为高电平的时候，1、1此时为 低电平，电路进入保持状体CS上的差分电荷就传到7Cf上，此时 差分输出电压即为差分输入电压(CS=Cf)。二、电容翻转型采样保持电路首先1、1为高电平，采样电容CS对输入信号进行采样， 然

2、后1比1提前0.4ns进入下降沿，此时x点为高阻状态，故 当1变为低电平，即ks1开关关断时，x点不再导通，即抑制了开 关ks1的电荷注入效应。当2为高定平时，采样电容C的左端接放 大器的输出端，因为输出共模电平等于输入共模电平，所以采样保持 电路的输出等于采样保持电路的输入。对两种结构进行对比。1、所需放大器的带宽。为简化分析我们将其简化为单极点系统，则放大器的传输函数为：A(S) = *(1)O0式中：A表示低频增益，为3dB带宽。将放大器接成闭环后，其闭环传输函数为：Ac( S)=A/(1Ac( S)=A/(1+ s/)AfA/(1+ fA)1 + s/(1+ fA)0(2)其中f为反馈

3、系数。则该闭环系统的时间常数为:T T = 1/ fA =01fn其中O为运放的单位增益带宽对于单位阶跃输入信号，闭环系统输出阶跃响应为: TOC o 1-5 h z Vout（t）= f （1-e-T）u（t）（4）同样我们要求输出的误差必须小于1/2LSB，得e-t/t上（5）2 N+1从（3）、（5）我们可得w -! ln2n+1（6）fp其中tp为信号建立时间，大约为3/8T。在电荷传输型的采样结构中，理想情况下f=Cf/（CS+Cf）=1/2;而 在电容翻转型结构中f=1:；故从（6）式可以看出电荷传输型的采样 结构中所需运放的带宽是电容翻转型结构所需运放带宽的2倍。2、噪声电荷传输

4、型采样保持电路的噪声为2KT/C,电容翻转型采样保持 电路的噪声为 KT/C（A 3-V 340-mW 14-b 75-Msample/s CMOS ADC With 85-dB SFDR at Nyquist Input），而噪声的大小决定了我们采样电容 的大小，采样电容的增大会增加放大器的负载电容，同样会增大功耗。3、输入范围电容翻转型采样保持电路要求输入共模电压和输出共模电压必 须相同，故电容翻转型所需放大器应有较大的输入范围，在此应该是 1.15V2.15V的输入范围。而电荷传输型在保持时传输仅仅是差分 信号电荷，故输入共模电压可以与输出共模电压不同。根据以上三点比较我们选择电容翻转型

5、采样保持电路。二、采样保持电路参数的计算1、精度(resolution)规定此采样保持用在精度为12位的ADC上。2、采样速率(conversion rate)规定此采样保持电路用在采样速率为50MHZ的ADC上3、输入范围(Input range)采样保持电路的单端输入范围：VINp(max)VINn(min)=2.15-1.15=1V所以全差分输入范围为-1V到1V，即2Vpp(其中Vpp为单端输入峰 峰值)4、输出摆幅(output range)因为输出跟随输入，故此采样保持电路输出范围亦为-1V 1V，即 2Vpp5、SNDR (信噪失真比) 模数转换器的实际有效位数是根据信噪失真比得

6、到的，其关系式为:有效位数 ENOB= (SNDR1.76dB) /6.02dB(1) nnnSNDR=6.02ENOB+1.76（2）若要取得12位的有效位，将ENOB=12带入式（2）得SNDR=74dB但是实际中并不可能达到12位的有效位，我们如果按照11位的有效位进行计算，则SNDR=67.98dB。6、INL/DNL （积分非线性/微分非线性）当DNL1LSB时，就会出现丢码，所以DNL必须小于1LSB。如果INL的最大值大于1LSB则在此处就会出现一个误码，所以INL 同样小于 1LSB。7、无杂散动态范围SFDR= 20log（2 /INL） （其中INL用LSB表示），在此我们

7、假设INL=1LSB，贝SFDR=72dB故我们的具体设计指标如下表所示指标名称指标目标工艺Tsmc 0.35um电源电压3.3V差分输入范围2V (2Vpp)采样速率50MSPS精度12SNDR67dBINL/DNL= FS2 其中 FS=1V解得C0.87pF，在此我们取Cs=1.2pF所以（1）式中采样电容Cs=1.2pF，Cout为运放输出的寄生电容，在 此取Cout=0.2pF，Ccom为比较器电容，在此我们也取0.2pF，Ccmfb 为共模反馈电路的寄生电容，我们在此取0.2pF，Ccom为比较器的 寄生电容，我们在此取0.2pF,Cs_next为下一级MDAC的采样电容， 我们也

8、取1.2pF，f为反馈系数，f=Cs/（Cs+Cp）,其中Cp为运放的输入 寄生电容在此我们取Cp=0.5pF，整个代入式（1），得Cleff=2.4pF（2）直流增益放大器的增益误差必须小于1/2LSB，艮口1 + fA将f=0.7, N=12代入解得:A81.4dB0在此我们取A =82dB0压摆率SR=Vpp/2Tslew其中Vpp为单端输出峰峰值，即Vpp=1V，Tslew=1/6T，为留有一定 裕度，在此我们按采样速率为60MHZ进行计算，即 Tslew=1/8(1/60M)=2ns，代入得SR=500V/us所以放大器的尾电流为Iss二SR*Cleff=1.2mA单位增益带宽由第三

9、页的公式(6)疽_L心p其中t 2/6T=5ns，代入可得：p=单位增益带宽七 260MHZ (?)所以运放的参数如下表所示:指标名称工艺Tsmc 0.35um电源电压3.3V差分输入范围2V（2Vpp）共模输入范围1.15V2.15V负载电容2.4pF直流增益82dB压摆率500V/us单位增益带宽260MHZ问题1、对于采样保持电路中的参数SNDR在 A 3-V 340-mW 14-b 75-Msample/s CMOS ADC With 85-dB SFDR atNyquist Input (solidstate)在这篇文章中其同样运用了电容翻转式的采样保持电路，如下图所示VCM2下图为其所用的放大器VDD:Resolution14 bitsI Conversion Rate75 MS PS-Input Range2 V叩 ditfeientialSNR Nyquis:73 dBiSFDR Nyquist88 dB：DNL0.6 LSB1NL2.0 LSBTotal Power 3V34 L mWADC and Reference318 mWOutput