数字逻辑与电子-第五章集成计数器

1、集成异步计数器产品的集成异步计数器主要有三个：74LS90（74LS290）2-5分频异步加法计数器74LS922-6分频异步加法计数器74LS932-8分频异步加法计数器74LS90是由2分频计数器和5分频计数器二部分构成的，2分频和5分频二部分是互相独立的。1. 2-5分频异步加法计数器74LS90简介(1) 74LS90的电路结构FD Q1S C1 1RFC Q1J C1 1KFB Q1J C1 1KFA Q1J C1 1K&QAQBQDQCCPBCPAS9(1) S9(2) R0(1)R0(2)“1”“1”“1”25uCPBCPAQD QC QBQA S 9(1) S 9(2) R 0

2、(1) R 0(2)QDQCQBQACPB74LS90CPA根据状态转换表可以决定74LS90五分频部分的状态转换顺序是：QDQCQB=000001010011100000（ 012340 ）如果2分频和5分频级联起来，即QA接到CPB，整个74LS90的态序为BCD8421码：QDQCQBQA=00000001001000110100010101100111100010010000（01234567890 ）26uCPBCP AQD QCQBQAQDQCQBQACPBCPA74LS92R 0(1) R 0(2)QDQCQB=000001010011100101000（0123450 ）2.

3、2-6分频和2-8分频异步加法计数器简介(1)2-6分频74LS92的6分频部分的态序如果2分频和6分频级联起来，即QA接到CPB，整个74LS92的态序为：QDQCQBQA=0000000100100011010001010110011110001001101010110000（ 012345678910110 ）28uCPBCPAQD QCQBQAQDQCQBQACPBCPA74LS93R 0(1) R 0(2)QDQCQB=000001010011100101110111000（ 0 1 2 3 4 5 6 7 0 ）(1) 2-8分频74LS93的8分频部分的态序如果2分频和8分频级联

4、起来，即QA接到CPB，相当四位二进制码，整个74LS93的态序为：QDQCQBQA=000000010010001101000101011001111000100110101011110011011110111100004.集成异步加法计数器改变计数进制由于74LS90等没有预置端，所以只能通过清零端改变计数器的进制。基本原理与同 步计数器通过清零方式改变计数器进制相同，因为74LS90等的清零是异步方式，没有同步清零。所以可以采用译码反馈的方法去改变 计数进制。例1：图示为用74LS90改变为N=6的异步计数器的接线图。QA接CPBS9(1)或S9(2) 接“0”R0(1)= QCR0(2

5、)= QBS 9(1) S 9(2) R 0(1) R0(2)CPQDQCQBQACPB74LS290CPACPQDQCQBQACPBCPA74LS293R 0(1) R 0(2)&G如何解决异步清零不可靠的问题通过集成异步计数器实现计数进制的改变，有时会出现清零不可靠的问题，这是译码门输出高电平后，计数器立刻开始清零。但是由于需要把四个触发器清零，在时间上会有一些差异，并且只要清掉了译码门输入端任何一个逻辑变量，使之为0，译码门的输出就会变为低电平0，使清零作用丧失。为了解决这个问题，必须保持译码门输出的清零电平，直至清零完成。使用有记忆功能的触发器，例如最简单基本RS触发器，就可以解决这一问题。译码门的输出加到基本RS触发器的置“1”端，使Q=1，强迫计数器清零，直至全部触发器完成清零。同时在电路中增加了一个反相器，以保证在时钟的上升沿来到时，对基本RS触发器置“0”，令计数器可以正常计数。CPQDQCQBQACPBCPA74LS293R 0(1) R 0(2)&1&QSdG，该电路的波形图如图所示，波形