计数器及其应用

1、计数器的应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数器构成1/N分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系 统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计 数器和异步计数器。根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数 器。根据计数器的增减趋势，又分为加法、减法和可逆计数器。还有可预制数和可变程序功 能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集

2、成计数 器。使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用 这些器件。1、用D触发器构成异步二进制加/减计数器图7-1四位二进制异步加法计数器图71是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T触发器，在由低位触发器的Q端和高一位的CP端相连接。若将图71稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个 4位二进制减法计数器。2、中规模同步集成计数器同步集成计数器基本类型见表7-1。表7-1同步计数器芯片型号和功能型号功能型号功能74LS1614位十进制同步计数器（异步 清除）74LS1904位十进制加/减同步

3、计数器74LS1634位二进制同步计数器（异步 清除）74LS1914位二进制加/减同步计数器74LS1604位十进制同步计数器（同步 清除）74LS1924位十进制加/减同步计数器（双时钟）74LS1624位二进制同步计数器（同步 清除）74LS1934位二进制加/减同步计数器（双时钟）同步4位二进制计数器74LS161的功能见表7-2, 74LS163的功能见表7-3,引脚图见图7-2。LD为置数控制 端，CLR为置0控制端，D0D3为并行数据输入端，Q0Q3为输出端，CO为进位输出端。VCC RCOQAQEQCQB ENT LOAB;VCC RCOQAQEQCQB ENT LOAB;R

4、Kp DA B c D1514131111074163图e 74LS160/1/2/3引脚排列（2）4位十进制同步计数器74LS160的功能见表7-4,引脚图见图7-20 74LS162的功能见表7-5,引脚图见图7-2。表7- 2 74LS161的功能表输入输 出CPLDCLREPETQXX0XX全“L”f01XX预置数据f1111计数X110X保持X11X0保持表7-3 74LS163功能表输 入输 出CPLDCLREPETQfX0XX全“L”f01XX预置数据f1111计数X110X保持X11X0保持表7-4 74LS160功能表输 入输 出CPLDCLREPETQXX0XX全“L”f0

5、1XX预置数据f1111计数X110X保持X11X0保持表7-5 74LS162功能表输 入输 出CPLDCLREPETQfX0XX全“L”f01XX预置数据f1111计数X110X保持X11X0保持(3)4位十进制加/减同步计数器CC40192(74LS192)是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列如图7-3所示。BVCC16QBA15QACLR14DOWNEC)? 13UPC0;些QCLCMT* 11如IDGND92.3.4.5图7-3 74LS192引脚排列图中LD -置数端，CP加计数端，CPDown-减计数端，CO-非同步进位输出端，BO-非同步借

6、位输出端，Q Q Q Q-数据输出端D D D D -计数器输入端，CLR-清除端CC40192(74LS192) 0、 1、 2、 30、 1、 2、 3的功能表如表7-6，说明如下：表7-6 74LS192的功能表如表输入输出CLRLDCPUCPDD3D2D1D0Q3Q2Q1Q01XXXXXXX000000XXdcbadcba01f1XXXX加 计数011fXXXX减 计数实现任意进制计数例1、用74LS161构成七进制加法计数器。解1 ：采用反馈归零法：利用74LS161的异步清零端而，强行中止其计数趋势，返回到初始零态。如设初态为0，则在前6个计数脉冲作用下，计数器Q Q Q Q按4位

7、二进制 D C B A规律从00000110正常计数。当第7个计数脉冲到来后，计数器状态QdQcQbQa=0111，这时， 通过与非门强行将QcQbQa的1引回到RD端，借助异步清零功能，使计数器回到0000状态， 从而实现七进制计数。电路图如图7-4所示。图4反馈归零注图7反馈置数法图4反馈归零注图7反馈置数法解2：采用反馈置数法：利用74LS161的同步置数端LD，强行中止其计数趋势，返回 到并行输入数DCBA状态，如图7-5所示。扩展成大规模N进制的计数器如果所需要的计数器的进制数大于现有成品计数器，则可通过多片集成计数器扩展实 现。工：3R KCLCL561 二E：AH B c D工：

8、3R KCLCL561 二E：AH B c Dp DvccRCOQBQCQBENT LOAD;1E1S141：31丑1111 1 ;：345了CLRVCCCLKRCOAQAE：QE：CQCdqhENPENTGND LOAH拍1413坨11加 11图7-6 100进制计数器三、实验设备与器件三、实验设备与器件1、+5伏直流电源3、连续脉冲源5、逻辑电平开关7、译码显示器8、CC4013X2(74LS74)CC4011(74LS00)2、双踪示波器4、单次脉冲源6、逻辑电平显示器CC40192X3(74LS192)CC4012(74LS20)四、实验内容1、用CC4013或74LS74 D触发器构成位二进制异步加法计数器。2、测试74LS16 0/1/2/3同步计数器的逻辑功能，自制表格记录结果。3、测试CC40192或74LS192同步十进制可逆计数器的逻辑功能4、用两片CC40192或74LS192组成大规模N进制计数器，输入1Hz连续计数脉冲，进 行由00-