电大本科计算机组成原理期末考试复习题库

1、二、推断题：推断下列说法是否正确,并说明理由。 1只有定点数运算才可能溢出，浮点数运算不会产生溢出。( X ）间接寻址是指指令中间接给出操作数地址。（ ）程序计数器的位数取决于指令字长，指令寄存器的位数取决于机器字.(X）半导体RAM信息可读可写，且断电后仍能保持记忆。(X)DMA传送方式时，DMA把握器每传送一个数据就窃取-个指令周期.( X )两个补码数相加,只有在最高位都是l时有可能产生溢出。( )相对寻址方式中，操作数的有效地址等于程序计数器内容与偏移量之.（ ）指令是程序设计人员与计算机系统沟通的媒介;微指令是计算机指令和硬件电路建立联 系的媒介。( ）半导体ROM是非易失性的，断电

2、后仍旧能保持记忆（ )在统一编址方式下，CPU 访问IOIO（ ）ASCII在浮点数表示法中,阶码的位数越多，能表达的数值精度越高；只有定点数运算才可能溢出，浮点数运算不会产生溢出。变址寻址需要在指令中供应一个寄存器编号和一个数值。计算机的指令越多，功能越强越好。程序计数器PC 主要用于解决指令的执行次序。微程序把握器的运行速度一般要比硬连线把握器更快.CPU 访问存储器的时间是由存储器的容量打算的，存储器容量越大，访问存储器所需的时间越长。引入虚拟存储系统的目的，是为了加快外存的存取速度。按主机与接口间的数据传送方式,输入/输出接口可分为串行接口和并行接口.DMACPU 发DMA一、填空题(

3、把正确的答案写进括号内.1 30 分）计算机系统由硬件系统和软件系统构成，计算机硬件由(运算器)（把握器)、(存储器)、输入设备和输出设备等五部分组成.(规律运算)的处理功能。运算器主要由算术规律单元（ALU)（累加器、(各种通用寄存器)和若干把握电路组成.执行一条指令，要经(读取指令)，(分析指令）和(执行指令）所规定的处理功能三 个阶段完成，把握器还要保证能按程序中设定的指令运行次序，自动地连续执行指令序列。 1。主频是计算机的一个重要指标它的单位是(MH2）运算速度的单位是 MIPS，也就是 （每秒百万指令数).十进制到二进制的转换，通常要区分数的 (整数）部分和（小数）部分，并分别按(

4、除2 取余数）和（乘2 取整数)部分两种不同的方法来完成。寻址方式要解决的问题是如何在指令巾表示一个操作数的地址，如何用这种表示得 到操作数、或怎样计算出操作数的地址。表示在指令中的操作数地址通常被称为（形式地址);用这种形式地址并结合某些规章，可以计算出操作数在存储器中的存储单元地址， 这地址被称为数据的(物理（有效）地址)三级不同的存储器，是用读写速度不同、存储容量不同、运行原理不同、管理使用方法也不尽相同的不同存储器介质实现的。高速缓冲存储器使用(静态存储器芯片） 实 现，上存储器使用（动态存储器芯片）实现,而虚拟存储器则使用(快速磁盘设备）上的片存储区。在计算机主机和IO 设备之间，可

5、以接受不同的把握方式进行数据传送。通常分为以下五种方式，即（程序直接把握方式)、（程序中断传送方式）、(直接存储器存取方式）、(IO 通道把握方式)和(外围处理机方式)。计算机字长一般指的是总线宽)所谓n比特的CP其中的n是指 据总线宽度)。任何进位计数制都包含两个基本要素,即(基数）和 (位权)。在8 进制计数中，基数为 (8)，第i 位上的位权是（8i)。当前流行的计算机系统中，广泛接受由三种运行原理不同、性能差异很大的存储介质，来分别构建 (高速缓冲存储器） 、 （主存储器) 和 （虚拟存储器） ,再将它们组成通过计算机硬软件统一管理与调度的三级结构的存储器系统。计算机输入输出子系统，通

6、常由 (计算机总线） 、 (输入输出接口） 和 ( 输入输出设备） 等 3 个层次的规律部件和设备共同组成, （计算机总线） 用于与传送。可以从不同的角度对打印机进行分类。从 (印字方式） 的角度来分，可以把打印机分成击打式和非击打式，击打式打印机又被分为 (点阵式） 和 (活字式） 两种。非击打式打印机是通过 （静电） 和 （喷墨） 等非机械撞击方式完成在纸上着色。12 答案:在一个二进制编码的系统中,假如每个数据同一位上的符号“1都代表确定的值，则该编码系统属于 有权码，该值被称为这个数位的 位权，计算一个数据表示的十进制的值时,可以通过把该数据的全部取值为1数位的位权累加求和来完成.补码

7、 表示的结果.求得每位商的依据，是比较被除数和中间步骤的差与除数的 确定值 的大小,其规章是：(1）开头时，当被除数与除数同号，用 减 运算求第一位商，当被除数与除数异号，用加 运算求第一位商;（2）当计算的结果与除数 （同号），该位商为 1,求下一位商时要用（减)运算完成，结果与除数（异号）时，该位商为0，求下一位商时要用 (加)运算完成；(3）对运算的结果左移一位写回开头时存放 （被除数)的累加器,对存放商的寄存器的内容也同时（左移）一位。接下来开头求下一位商。 (4）用此方法计算，假如结果不溢出，商的符号和数值位是用相同的方法计算出来的，严格他说此时求出的商是 （反)码表示的结果对正的商

8、也就是补码表示对负的商， 应当再在最低位（加1)后才是真正的补码表示的商为了简洁,也可以不去区分商的 符号，商的最低位不再经过计算得到，而是恒置为 (1）。在计算机系统中,地址总线的位数打算了内存储器 （最大的可寻址)空间，数据总线的位数与它的工作频率的乘积（正比于）该总线最大的输入输出力量.使用阵列磁盘可以比较简洁地增加磁盘系统的（存储容量（容错）一、选择题(每小题3 分，共30 分)1下列数中最小的数是(C)A（1O1001)：B(58C （00101001）BCDD （233）1621946 年研制成功的第一台计算机称为,1949 年研制成功的第一台程序内存的计算机称为.（ B）AEDV

9、AC，MARKIB ENIAC，EDSAC CENIAC，MARKIDENIAC,UNIVACI冯。诺依曼机工作方式的基本特点是(A)。A 多指令流单数据流B 按地址访问并挨次执行指令c 堆栈操作D 存储器按内部选择地址两个补码数相加，只有在最高位相同时会有可能产生溢出，在最高位不同(C。A 有可能产生溢出B 会产生溢出C 肯定不会产生溢出D 不肯定会产生溢出在指令的寻址方式中，寄存器寻址，操作数在(AB )中，指令中的操作数是（)。A 通用寄存器B，寄存器编号C 内存单元D操作数的地址 E操作数地址的地址F操作数本身G指令关于操作数的来源和去处，表述不正确的是(D).A 第一个来源和去处是C

10、PU 寄存器其次个来源和去处是外设中的寄存器C 第三个来源和去处是内存中的存贮器D第四个来源和去处是外存贮器对磁盘进行格式化，在一个记录面上要将磁盘划分为若干,在这基础上，又要将划分为若干-。(A）A磁道，磁道，扇区B扇区，扇区,磁道C 扇区,磁道，扇区D磁道,扇区，磁道8在接受DMA 方式的IO (B）之间建立直接的数据通路。ACPU 与外围设备B 主存与外围设备外设与外设DCPU 与主存1冯诺依曼机工作方式的基本特点是(B。A,多指令流单数据流B。 按地址访问并挨次执行指令C. 堆栈操作D。 存储器按内部选择地址计算机系统中的存储器系统是指，没有外部存储器的计算机监控程序可以存放在中.(D

11、）ARAM,CPUB ROM，RAMC。 主存储器，RAM 和ROMD。 主存储器和外存储器，ROM某机字长16 位，接受定点小数表示，符号位为1 位，尾数为15 位，则可表示的最大正小数为，最小负小数为-.(C)A+(216一1，一(1-2-15)+（215一1)一 C，（121，一(1一2-15)+(215一1，(215)在定点数运算中产生溢出的缘由是（ C）.运算过程中最高位产生了进位或借位参与运算的操作数超出了机器的表示范围C。 运算的结果的操作数超山了机器的表示范围D寄存器的位数太少，不得不舍弃最低有效位间接寻址是指(D ）. A，指令中直接给出操作数地址B指令中直接给出操作数 C指

12、令中间接给出操作数D。 指令中间接给出操作数地址输入输出指令的功能是(C）.进行算术运算和规律运算进行主存与CPU 之间的数据传送进行CPU IO 设备之间的数据传送转变程序执行的挨次某计算机的字长是8 位，它的存储容量是64KB，若按字编址，那么它的寻址范围应当是( B).A0-128KB064K C，032KD0 16K若主存每个存储单元为16 位，则(B )。16 位16 无关C。 其地址线为“位D16 有关在计算机IO 系统中，在用DMA 方式传送数据时，DMA 把握器应把握（ D。地址总线B数据总线C把握总线D。 以上都是1o在计算机总线结构的单机系统中，三总线结构的计算机的总线系统

13、由(B ）组成，A. 系统总线、内存总线和l（）总线B数据总线、地址总线和把握总线C. 内部总线，系统总线和IO 总线D，ISA 总线、VESA 总线和PCI 总线1完整的计算机系统应当包括（ D)。A运算器、存储器和把握器 B外部设备和主机C主机和有用程序 D配套的硬件设备和软件系统迄今为止，计算机中的全部信息仍以二进制方式表示的缘由是-,计算机硬件能直接执行的只有（ C )节省元件，符号语言B运算速度快,机器语言和汇编语言C。 物理器件性能所致，机器语言D. 信息处理便利，汇编语言下列数中最小的数是(C)。A(1010010)2B(512)8 C0010100）BCDD定点数补码加法具有两

14、个特点：一是符号位( B)；二是相加后最高位上的进位要舍去。A。 与数值位分别进行运算与数值位一起参与运算要舍去表示溢出长度相同但格式不同的 2 种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同,则它们可表示的数的范围和精度为(B 。两者可表示的数的范围和精度相同B前者可表示的数的范围大但精度低C. 后者可表示的数的范围大且精度高D前者可表示的数的范围大且精度高6马上寻址是指（B 。A。 指令中直接给出操作数地址B指令中直接给出操作数 C。 指令中间接给出操作数D指令中间接给出操作数地址 7在把握器中，必需有一个部件，能供应指令在内存中的地址，服务于读取指令，并接收下条将被

15、执行的指令的地址，这个部件是（C )。AIPBIRCPCDAR某计算机的字长是16 位，它的存储容量是64KB,若按字编址，那么它的寻址范围应当是（B)。A0-64KB032K C064KBD0-32KB在接受DMA 方式的IO 系统中,其基本思想是在（ B)之间建立直接的数据通路.CPU 与外围设备B主存与外围设备C. 外设与外设DCPU 与主存在单级中断系统中，CPU 一旦响应中断，则马上关闭（ C）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。中断允许B。 中断恳求C中断屏蔽D中断响应答案:A在定点二进制运算器中，加法运算一般通过(D）来实现.A。 原码运算的二进

16、制加法器B反码运算的二进制加法器C. 补码运算的十进制加法器D补码运算的二进制加法器 3定点数补码加法具有两个特点：一是符号位与数值位一起参与运算；二是相加后最高位上的进位(C)。A与数值位分别进行运算B与数值位一起参与运算C. 要舍去D表示溢出长度相同但格式不同的 2 种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为(C。A两者可表示的数的范围和精度相同 B前者可表示的数的范围大且精度高C。 后者可表示的数的范围小但精度高 D. 前者可表示的数的范围小且精度高5直接寻址是指(A。A指令中直接给出操作数地址B指令中直接给出操作数C. 指令中间

17、接给出操作数D指令中间接给出操作数地址6堆栈寻址的原则是（ B。A任凭进出B后进先出C. 先进先出D后进后出 7组成硬连线把握器的主要部件有(B ）.APC、IPBPC、IRCIR、IPD。AR、IP8微程序把握器中，机器指令与微指令的关系是( B)。A每一条机器指令由一条微指令来执行 B每一条机器指令由一段用微指令编成的微程序来解释执行C。 一段机器指令组成的程序可由一条微指令来执行， D。 一条微指令由若干条机器指令组成9若主存每个存储单元存8 位数据，则（ B。 A其地址线也为8 位B。 其地址线与8 无关C。 其地址线为16 位D. 其地址线与8 有关CPU 通过指令访问Cache 所

18、用的程序地址叫做（A)。A规律地址B物理地址C。 虚拟地址D，真实地址在独立编址方式下,存储单元和IO 设备是靠（A)来区分的。A。 不同的地址和指令代码B不同的数据和指令代码C. 不同的数据和地址D不同的地址 ，12，在接受DMA 方式高速传输数据时，数据传送是通过计算机的(D)传输的。A把握总线B专为DMA设的数据总线C地址总线D数据总线15 答案：BABCB输入输出指令的功能足(C)。进行算术运算和规律运算进行主存与CPU 之间的数据传送进行CPU IO 设备之间的数据传送D。转变程序执行的挨次微程序把握器中,机器指令与微指令的关系是(D)。A.一段机器指令组成的程序可由一条微指令来执行

19、B一条微指令由若干条机器指令组成 C。每一条机器指令由一条微指令来执行D。每一条机器指令由一段用微指令编成的微程序来解释执行 8相对指令流水线方案和多指令周期方案，单指令周期方案的资源利用率和性能价格比 （A 。A。最低B居中C。最高D都差不多某一RAM 芯片，其容量为1024X8 位，除电源端和接地端外，连同片选和读写信号该芯片引出脚的最小数目应为（B)。A23B20C17D19在主存和CPU 之间增加Cache 的目的是（ C。A。扩大主存的容量增加CPU 中通用寄存器的数量解决CPU 和主存之间的速度匹配代替CPU 中的寄存器工作11计算机系统的输入输出接口是(B)之间的交接界面.A。C

20、PU 与存储器B.主机与外围设备C.存储器与外围设备DCPU 与系统总线1在接受DMA方式的O系统其基本思想是( B)之间建立直接的数据通路 A。CPU 与外围设备B主存与外围设备C外设与外设DCPU 与主存一、选择题：机器数中，零的表示形式是唯一的。A原码B补码C移码D反码答案：B某计算机字长16 位，接受补码定点小数表示，符号位为1 位，数值位为15 位,则可表示的最大正小数为，最小负小数为。BCD答案：C加法器接受并行进位的目的是。 A提高加法器的速度B快速传递进位信号C优化加法器结构D增加加法器功能答案：B组成一个运算器需要多个部件，但下面所列不是组成运算器的部件。A状态寄存器B数据总

21、线CALUD地址寄存器答案:D一、选择题：计算机硬件能直接识别和运行的只能是程序。 A机器语言B汇编语言C高级语言DVHDL答：A指令中用到的数据可以来自（可多选）。A通用寄存器B微程序存储器C输入输出接口D指令寄存器E. 内存单元F. 磁盘答：A、C、E汇编语言要经过的翻译才能在计算机中执行。A编译程序B数据库管理程序C汇编程序D文字处理程序答：C在设计指令操作码时要做到（可多选).A能区分一套指令系统中的全部指令 B能表明操作数的地址C长度任凭确定D长度适当规范统一答：A、B、D把握器的功能是。 A向计算机各部件供应把握信号B执行语言翻译C支持汇编程序D完成数据运算答：A从资源利用率和性能

22、价格比考虑指令流水线方案多指令周期方案，单指令周期方案。A最好B次之C最不行取D都差不多答：A、B、C一、选择题：下列部件（设备）中,存取速度最快的是.答：C光盘存储器BCPU 的寄存器C软盘存储器D硬盘存储器 2某SRAM 芯片，其容量为1K8 位，加上电源端和接地端，该芯片引出线的最少数目应为.答：DA23B25C50D203在主存和CPU 之间增加Cache 的目的是。A扩大主存的容量增加CPU 中通用寄存器的数量解决CPU 和主存之间的速度匹配代替CPU 中的寄存器工作答：C在独立编址方式下，存储单元和I/O 设备是靠来区分的。A不同的地址和指令代码B不同的数据和指令代码C不同的数据和

23、地址D不同的地址答：A随着CPU 速度的不断提升，程序查询方式很少被接受的缘由是A硬件结构简单B硬件结构简洁CCPU 与外设串行工作DCPU 与外设并行工作答：D在接受DMA 方式的I/O 系统中,其基本思想是在之间建立直接的数据通路.ACPU 与外设B主存与外设CCPU 与主存D外设与外设答：B在做脱机运算器试验时，送到运算器芯片的把握信号是通过( ）供应的,外部送到运算器芯片的数据信号是通过( ）供应的，并通过（ ）查看运算器的运算结果（运算的值和特征标志位状态)。FDBA. 计算机的把握器B. 发光二极管指示灯亮灭状态C。 显示器屏幕上的内容D。 手拨数据开关E。 运算器累加器中的内容F

24、。 微型开关在组合规律的把握器中,节拍发生器TIMING的作用在于指明指令的执行（)，它是一个典型的（ ）规律电路,从一个节拍状态变到下一个节拍状态时，同时翻转的触发器数目以尽可能的（ ）为好。LBHA. 快B。 时序C。 多D。 组合E。 数据F. 把握G. 类型H. 少1次序J状态K。 过程L. 步骤在计算机硬件系统中，在指令的操作数字段中所表示的内存地址被称为（，用它计算（ （ 被称为（ ；CAFEA。 有效地址B。 内存地址C. 形式地址D。 文件地址E. 物理地址F。 规律地址G. 虚拟地址H. 指令地址I. 指令地址J. CACHE 地址三、简答题(50分）简述计算机运算器部件的主

25、要功能.（?分)答：运算器部件是计算机五大功能部件中的数据加工部件.运算器的首要功能是完成对数据的算术和规律运算，由其内部的ALU 担当。运算器的其次项功能是暂存将参与运算的数据和中间结果，由其内部的一组寄存器担当.另外，运算器通常还作为处理机内部传送数 据的重要通路。一条指令通常由哪些部分组成?简述各部分的功能.（8 分)答：通常状况下,一条指令要由操作码和操作数地址两部分内容组成。其中第一部分是指令的操作码,它确定了本条指令是执行算术、规律、读写等多种操作中的哪一种功能，计 的信息 （指令或数据)的地址,包括参与运算的一或多个操作数所在的地址，运算结果的保存地址,程序的转移地址、被调用的子

26、程序的人口地址等。什么是高速缓冲存储器？在计算机系统中它是如何发挥作用的?(7 分)答:高速缓冲存储器,是一个相对于主存来说容量很小、速度特快、用静态存储器器件实现的存储器系统.它的作用在于缓解主存速度慢、跟不上CPU 渎写速度要求的冲突。它的实现原理是，把CPU 最近最可能用到的少量信息（数据或指令)CACHE 中，当CPU 下次再用这些信息时，它就不必访问慢速的主存，而直接从快速的CACHE 中得到，从而提高了得到这些信息的速度,CPU 有更高的运行效率。解释术语：总线周期.（7 分)写操作所必需的时间。依据具体的操作性质,可以把一个总线周期区分为内存读周期、内存 写周期、IO 读周期和I

27、O 4 种类型。1 按你自己的理解和想像的计算机的硬件（应有中断功能）组成，写出完成下面给定的指令格式的指令的执行流程（18分）（1）累加器内容完成“异或运算“异或 指令的指令格式操作码DRSR(2)把一个内存单元中的内容读到所选择的一个累加器中.操作码DRSR答案：(1)执行流程：a. 程序计数器的内容地址寄存器b。 读内存，读出的指令指令寄存器c。 DR 的内容异或SR 的内容，结果DRd。 检查有无中断恳求,有，则进行相应处理；无，则转入下一条指令的执行过程。（2)执行流程：a. 程序计数器的内容地址寄存器b。 读内存，读出的指令指令寄存器c。 SR 的内容地址寄存器（寄存器间接寻址方式

28、）d. 读内存，读出的数据DRe。 检查有无中断恳求，有，则进行相应处理；无，则转入下一条指令的执行过程2 回答中断处理功能在计算机系统中的主要作用，至少说出5 （15 分)参考答案（5 个)（1）一种重要的输入输出方式(2)硬件故障报警处理支持多道程序运行支持实时处理功能（5)支持人机交互的重要手段（6)支持计算机之间高速通讯和网络功能（刀支持建立多任务系统和多处理机系统3 在计算机系统中，使用直接存储器访问的目的是什么？在接受总线周期“挪用”方式把外围设备传送来的一个数据写进内存储器的一个单元的期间，CPU 可能处于何种运行方式?（17 分)1内存储器,据人出对CPU （5分）方式把外围设

29、备传送来的一个数据写进内存储器的一个单元 的期间,CPU 可能处于等待使用总线的状态（与DMA 竞争使用总线而且未取得总线使用权）,或正在正常执行程序（未遇到与DMA 竞争使用总线的状况）;（6 分）,由于一次数据传送可能要多次（每次传送一批数据）启动DMA 传送过程才能完成，每传送完成一批数据,DMA 卡要送中断恳求信号给CPU。简述计算机运算器部件的主要功能.据的算术和规律运算，由其内部的 ALu 担当。运算器的其次项功能是暂存将参与运算的数据和中间结果,由其内部的一组寄存器担当。另外，运算器通常还作为处理机内部传送数据 的重要通路。在教学计算机的总线设计中,?他们是如何连接起来的？如何把

30、握二者之间的通断以及数据传送的方向？答案：在教学计算机的总线设计中，cPu 一侧使用的数据总线被称为内部总线，在内存储器和 IO 接口一侧使用的数据总线被称为外部总线而双向三态门电路本身就有一个选择接通或断开两个方向的数据信息的把握信号,还有另一 个选择数据传送方向的把握信号，只要依据运行要求正确地供应出这2 个把握信号即可.简述奇偶校验码和海明校验码的实现原理。0 1 的方式,8 1 值的位数肯定为奇数或偶数。在接收方，检查接收到的码字是否还满足取值为1 的总的位数的奇偶关系,来打算数据是否出错.海明校验码原理：是在k 个数据位之外加上r 个校验位，从而形成一个k+r 位的新的码字， 误，还

31、可以指出哪一位出错，为进一步纠错供应了依据。简述教材中给出的MIPS 计算机的运算器部件的功能和组成。答：MIPS 计算机的运算器部件的功能和组成:运算器的首要功能是完成对数据的算术和规律运算, 由其内部的一个被称之为算术与规律运算部件（英文缩写为ALU)担当；运算器的其次项功能，是暂存将参与运算的数据和中间结果， 由其内部的一组寄存器担当;为了用硬件线路完成乘除指令运算, 运算器内一般还有一个能自行左右移位的专用寄存器, 通称乘商寄几个功能部件连接在一起协同运行, 还必需有接受外部数据输入和送出运算结果的规律电路。浮点运算器由哪几部分组成?存器堆等组成.4假定 X = 0.0110011*2

32、11， Y = 0.1101101210 (此处的数均为二进制），在不使用隐蔽位的状况下，回答下列问题:4 8 位原码表示（含符号位），写出该浮点数能表示的确定值最大、最小的(正数和负数)数值;解答：确定值最大： 1 111 0 1111111、1 111 1 1111111;确定值最小： 0 001 0 0000000、0 001 1 0000000写出X、Y 的浮点数表示。X浮1 011 0 0110011Y浮0 110 0 1101101计算X+YA：求阶差：E|=1011-0110|=0101 B：对阶:Y 变为 1 011 0 00000 1101101C：尾数相加:00 01100

33、11 00000+ 00 00000 1101101=00 0110110 01101D0 1101100 11011010F:0 1 入法处理，则有 00 1101100+1=00 1101101E：不溢出所以，X+Y 最终浮点数格式的结果： 1 010 0 1101101，即 0.1101101*210 1一条指令通常由哪两个部分组成？指令的操作码一般有哪几种组织方式？各自应用在什么场合？各自的优缺点是什么？答:一条指令通常由操作码和操作数两个部分组成。指令的操作码一般有定长的操作码、变长的操作码两种组织方式。定长操作码的组织方式应用在当前多数的计算机中;变长的操作码组织方式一般用在小型及

34、以上的计算机当中。（注：存疑)定长操作码的组织方式对于简化计算机硬件设计,提高指令译码和识别速度有利。变长的操作码组织方式可以在比较短的指令字中,既能表示出比较多的指令条数，又能尽量满足给出相应的操作数地址的要求。 2如何在指令中表示操作数的地址？通常使用哪些基本寻址方式？答：是通过寻址方式来表示操作数的地址。通常使用的基本寻址方式有：马上数寻址、直接寻址、寄存器寻址、寄存器间接寻址、变址寻址、相对寻址、间接寻址、堆栈寻址等。3为读写输入/输出设备，通常有哪几种常用的寻址方式用以指定被读写设备？答：为读写输入/输出设备，通常有两种常用的编址方式用以指定被读写设备，一是I/O 端口与主存储器统一

35、的编制方式，另一种是I/O 端口与主存储器彼此独立的编制方式。(存疑, 此答案回答的是编码方式,而非寻址方式 -！) 4简述计算机中把握器的功能和基本组成，微程序的把握器和硬连线的把握器在组成和运行原理方面有何相同和不同之处？答:4 个部分组成：(1）程序计数器（PC），是用于供应指令在内存中的地址的部件，服务于读取指令， 能执行内容增量和接收新的指令地址，用于给出下一条将要执行的指令的地址。指令寄存器（IR），是用于接收并保存从内存储器读出来的指令内容的部件，在执行本条指令的整个过程中，为系统运行供应指令本身的主要信息. ，保证每一条指令按设定的步骤序列依次执行。全部把握信号的产生部件，它依

36、据指令操作码、指令的执行步骤（时刻），或许 还有些另外的条件信号，来形成或供应出当前执行步骤计算机各个部件要用到的把握信号。.由于上述后两个部分的具体组成与运行原理不同把握器两大类。微程序的把握器和组合规律的把握器是计算机中两种不同类型的把握器。都有程序计数器PC,指令寄存器IR；都分成几个执行步骤完成每一条指令的具体功能。不同点:主要表现在处理指令执行步骤的方法，供应把握信号的方案不一样。微程序的 把握器是通过微指令地址的连接区分指令执行步骤, 并经过一个微指令寄存器送到被把握部件 骤,用组合规律电路直接给出应供应的把握信号。论上可实现动态微程序设计,缺点是运行速度要慢一些。,但随着 EDA

37、 工具的成熟，该缺点已得到很大缓解。 5把握器的设计和该计算机的指令系统是什么关系？答：把握器的的基本功能，是依据当前正在执行的指令,和它所处的执行步骤，形成并供应在这一时刻整机各部件要用到的把握信号.所以，把握器的设计和该计算机的指令系统是一一对应的关系,也就是把握器的设计应依据指令的要求来进行，特殊是要分析每条指令的执行步骤，产生每个步骤所需要的把握信号.6? 简洁实现,；缺点是速度比较慢。指令流水线方式是提高计算机硬件性能的重要技术和有效措施,在成本增加不多的状况下很 行过程.实现思路是把一条指令的几项功能划分到不同的执行部件去完成,在时间上又允许这显提高.在三级存储体系中，主存、外存和

38、高速缓存各有什么作用?各有什么特点？答：多级存储器系统,是围绕读写速度尚可、存储容量适中的主存储器来组织和运行的， 并由高速缓冲存储器缓解主存读写速度慢、不能满足CPU 运行速度需要的冲突；用虚拟存储. 有更高的性能/价格比的核心思路，在于使用中充分发挥三级存储器各自的优势,尽量避开其短处。什么是随机存取方式？哪些存储器接受随机存取方式？答：RAM,即随机存储器，可以看作是由很多基本的存储单元组合起来构成的大规模集成电路。静态随机存储器（RAM）和动态随机存储器（DRAM）可接受随机存取方式。 3什么是虚拟存储器？它能解决什么问题？为什么？,由存储器管理硬件和操作系统中存储器管理软件支持， ,

39、接近 主存的速度，单位容量的成本和辅存差不多的存储器.主要用来缓解内存不足的问题。由于 系统会使用一部分硬盘空间来补充内存。 4什么是串行接口和并行接口？简述它们的数据传输方式和适用场合.答:串行接口只需要一对信号线来传输数据,主要用于传输速度不高、传输距离较长的场合。等.5CPU 在每次执行中断服务程序前后应做哪些工作?答：CPU ;保存断点和被停下来的程序的现场信息; 判别中断源，转中断服务程序的入口地址；执行开中断指令。CPU 在每次执行中断服务程序6总线的信息传输有哪几种方式?具体说明几种方式的特点。答：总线的传输方式有:串行传送、并行传送、复用传送和数据包传送。简述浮点运算器的作用，

40、它由哪几部分组成？（？分）答：浮点运算器是主要用于对计算机内的浮点数进行运算的部件.浮点数通常由阶码和尾数两部分组成,阶码是整数形式的，尾数是定点小数形式的.这两部分执行的操作不尽相.计算机指令中要用到的操作数一般可以来自哪些部件?（?分）CPU （接口)中的一个寄存器，三是内存储器的一个存储单元。Cache3 种基本映像方式，直接映像方式的主要优缺点是什么？（7 分）答：Cache，存储器通常使用 3 种映像方式，它们是全相联映像方式、直接映像方式、组相联映像方式。直接映像是简洁的地址映像，地址变换速度较快，且遇到冲突替换时,只要将所在的块替换出来.不需要替换算法，硬件实现更简洁,但它的命中

41、率略低。简述总线的串行传送、并行传送、复用传送和数据包传送四种基本信息传输方式的特点。(8分）答：串行传送方式是I位字长的数据通过一条通信信号线一位一位地传送；并行传送方式是字长n 位的数据由n 条信号线同时传送，数据传输的速度当然快多子； ,在一组通信线上采用分时的方法，轮番地并行传送不同组信号。这种方式削减了信号线的数目,提高了总线的利用率，同时也降低了成本，但影响了整体的传输速度；数据包传送方式是将被传送的信息组成一个固定的数据结构,通常包含数据、地址和时钟等信息,这样削减了通信中同步操作的时间.举例说明计算机中寄存器寻址、寄存器间接寻址方式，从形式地址到得到操作数的寻址处理过程.: (

42、1寄存器寻址，形式地址为寄存器名（或编号;寄存器间接寻址，形式地址为寄存器名（或编号),寄存器中的内容为操作数的地址,再读一次内存得到操作数。多级结构的存储器是由哪 3 级存储器组成的？每一级存储器使用什么类型的存储介质，这些介质的主要特性是什么？用静态存储器芯片实现,主存储器通常使用动态存储器芯片实现，而虚拟存储器则使用快速 磁盘设备上的一片存储区。前两者是半导体电路器件,以数字规律电路方式进行读写，后者则是在磁性介质层中通过电磁转换过程完成信息读写。 ，为什么？器件实现的存储器系统.它的作用在于缓解主有速度慢、跟不上CPU 读写速度要求的冲突。它的实现原理,是把 CPU 最近最可能用到的少

43、量信息（数据或指令）从主存复制到CACHE 中，当 CPU 下次再用这些信息时，它就不必访问慢速的主存，而直接从快速的CACHE 中得到，从而提高了得到这些信息的速度，使CPU 有更高的运行效率.开中断，关中断的含义是什么?他们的作用是什么?答案：通常是在CPU 内部没置个”中断允许”触发器，只有该触发器被置为“1“状态， 才允许CPU 响应中断恳求,该触发器被置为“o”状态，则禁止CPU 响应中断恳求。为此， 在指令系统中,指令(置“1”中断允许触发器） 和“关中断”指令（清“o”中断允许触发器。四、计算题：将十六进制数据 14.4CH 表示成二进制数，然后表示成八进制数和十进制数。814。

44、4CH=(10100.01001100)2=（14.23）=（20。218758注：本题原答案疑似错误，本人答案为：14.4CH=(10100。01001100)2=(24。23)8=（20。296875)10,请各位同学自行学习验证。对下列十进制数表示成 8 位(含一位符号位）二进制数原码和补码编码。(1)17； X 00010001，X 00010001原补(2)17； X 10010001，X 11101111原补已知下列各x ，分别求它们的x 和x 。原反补（1）x 0.10100；x 010100，x 010100原反补（2）x 1。00111；x 111000，x 111001（注

45、：本答案不确定）原反补（3）x010100；x 010100，x 010100原反补（4）x 110100；x 101011，x 101100原反补写出X10111101，Y00101011 的双符号位原码、反码、补码表示,并用双符号补码计算两个数的差。X 00 10111101, X 00 10111101, X 00 10111101原反补Y 11 00101011, Y 11 11010100， Y11 11010101原反补X+Y 00 10010010（注：本答案存疑）补补X10111101，Y0010101l 答案：X原0 10111101Y原1 00101011X补0 10111

46、101Y补1 11010101XY补0 11101000将十进制数 47 化成二进制数，再写出它的原码、补码表示（符号位和数值位共 8位。（责任编辑：电大试题库)（47）l0（0101111）2原码 0 0101111补码 0 0101111（(（(（(（1写出 X0.1101，Y一 0。0111 的双符号位原码、反码、补码表示,并用双符号补码计算数的和（2 18 分)2将十进制数 47 化成二进制数，再写出它的原码、补码表示(符号位和数值位共 8位）.)） )）)）答案在放在一起 在下：(2)原码00 10111l补码00 101111X10111101,Y00101011 的双符号位原码,

47、（218分)原 码 反 码 补 码答案：原 码反 码补 码X10llllo100 1011 1 10100 1011110l00 1011 110lY一0010101111 0010101111 1101010011 1101010lX-Y0110010010(溢出)111110100100 lllol000把正确的答案或选择写进括号内（二进制需要小数点后保留8 位)答案:1，用补码运算方法计算-Y几个标志位的值：1XO.1011YO.1100 (1)XO。1011YO。1lOOX补00 1011Y补 十 00 11000l 0111 （溢出）2XO。1011YO.1001(2)X=-0.10

48、11Y0.1001X补11 0101Y补 + 00 100111 1110 (无进位，结果非零,不溢出，符号位为负）（2016。06.22)计算机组成原理课程期末复习指导(文本） 期望大家认真阅读后面的帖子，有问题准时提问。关于本课程的期末考核方式和题型90分钟。具体题型分值是：试卷总分 100 分，题型、分值安排比例： (1）36 分.12 3 分. (2）15 5 3 分。20 2 10 分。（4)29 分.4 小题,68 分。期末复习指导一为了挂念大家对本课程内容进行全面复习，这里给大家一些重点难点要求。一、数据表示和运算方法（一)考核要求把握数制及数制转换的基本概念，娴熟运用各种进制数

49、间的转换规章进行手工转换运算；,并能娴熟完成定点数的原码、反码和补码之间的转换；理解浮点数在计算机内的表示方法，能够说明阶码和尾数的位数与数值范围和数值精度的关系；理解检错纠错编码的用途，能够区分几种常见的校验码，能够说明奇偶校验码的实现方法，能够说明海明码及循环码实现检错和纠错的基本原理；把握运用定点数的补码加减法运算规章进行基本的运算和溢出检查的方法；了解定点数的原码一位乘、除法的可行算法。 (二)例题把正确的答案或选择写进括号内(8 位)。（0.71）10(0。0111 0001）BCD（0。1011 0101）2（0。B5）16（1AB）16(0001 1010 1011)2(427）

50、10某计算机字长16 位，接受补码定点小数表示，符号位为1 位，数值位为15 位,则可表示的最大正小数为 ，最小负小数为 。长度相同但格式不同的 2 种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为 。两者可表示的数的范围和精度相同前者可表示的数的范围大但精度低后者可表示的数的范围大且精度高前者可表示的数的范围大且精度高4已知X0。1101，Y0。0111.求X原、Y原、XYX+Y补。解题思路:正数的原码=反码=补码负数的补码为原码求反、末位加1 X+Y补= X补+Y补X -Y补= X补+ -Y补5已知X0。1101,Y0。0111。求XYX

51、Y补、X+Y补。答案：X原=0 1101Y原=1 0111X补=0 1101Y补=1 1001X+Y补=0 0110二、运算器部件（一）考核要求把握定点运算器中ALU 的功能;了解定点运算器中ALU 的线路和实现原理；把握定点运算器的功能与组成，了解运算器在整机系统中的地位；理解MIPS 计算机的运算器实例的组成特点;了解浮点运算器的功能与组成。 (二)例题举例说明运算器中的ALU 通常可以供应的至少5 种运算功能,运算器中使用多累加器的好处是什么?答：ALU 通常应供应加、减、与、或、异或等多种算术及规律运算功能；运算器中使用多累加器有利于削减运算器执行运算过程中访问内存储器的次数,即可以把

52、一些中间结果暂存在累加器中，有利于提高计算机的运行效率。三、指令系统和汇编语言程序设计（一)考核要求理解指令的功能、构成格式、操作码和操作数地址两个字段的内容和组织方式；了解指令分类的方案和分类结果；理解并记忆指令中的形式地址和物理地址的概念；理解并叙述几种常用的寻址方式的用法及其编码表示;理解 3 个级别的计算机语言之间的关键区分和各自的应用场合。（二）例题,从形式地址到得到操作数的寻址处理过程。答：(1）寄存器寻址，形式地址为寄存器名（或编号）,寄存器中的内容为操作数;寄存器间接寻址，形式地址为寄存器名（或编号址，再读一次内存得到操作数；变址寻址，形式地址为变址寄存器名（或编号）和变址偏移

53、值，把变址寄存器中的内容与变址偏移值相加得到操作数的地址，再读一次内存得到操作数；(或编号）,指令中不直接给出内存地址，而是选用默认的堆栈指针寄存器中的内容为内存地址,读写堆栈总伴有修改堆栈指针的操作.确定一台计算机的指令系统并评价其优劣，通常应从哪几个方面考虑？ 答：主要从以下四个方面进行考虑：指令系统的完备性，常用指令齐全,编程便利；指令系统的高效性，程序占内存空间少，运行速度快;（3)指令系统的规整性，指令和数据使用规章统一简洁，易学易记；（4). 2。推断题：变址寻址方式中，操作数的有效地址等于变址寄存器内容加上变址偏移量（ ）四、把握器部件（一）考核要求理解并记忆计算机把握器的功能与

54、基本组成，体会把握器在计算机整机中的地位；理解并记忆硬连线把握器部件的实际组成及其各子部件的功能；了解MIPS32 计算机系统及其把握器部件的运行原理；了解把握器部件的设计过程和基础技术；理解并记忆微程序把握器的一般组成和基本运行原理;了解微程序把握器与硬连线把握器在组成与性能方面的异同之处；理解并记忆指令流水线的概念，关键技术指标;了解指令流水线的实现思路，3 类相关问题及其解决方案;了解指令级并行技术的概念。 (二）例题说明计算机的组合规律把握器和微程序把握器在组成和运行原理两个方面的同异之处，比较它们的优缺点？（基本功能都是供应计算机各个部件协同运行所需要的把握信号组成部分都有程序计数器

55、PCIR都分成几个执行步骤完成每一条指令的具体功能.不同点是：处理指令执行步骤的方法，供应把握信号的方案不一样。组合规律把握器是用节拍发生器指明指令执行步骤把握信号，其优点是运行速度快,缺点是设计与实现简单，但随着大规模现场可编程集成电 路的消灭,该缺点已得到很大缓解；把握存储器中读出来的,并经过一个微指令寄存器送到被把握部件的，其缺点是运行速度要慢一些,优点是设计与实现简洁些，宜用于实现系列计算机产品的把握器，理论上可实现动态微程序设计。一台MIPS 计算机的多周期CPU 系统由哪几部分组成?各部分功能是什么？3 部分组成.(1） 运算器：寄存器组 REGs( 存数)、算逻运算单元 ALU

56、（运算）存储器：主存储体（保存程序和数据DR （存读出数)把握器：程序计数器PC（保存指令地址）指令寄存器IR（保存指令内容）节拍发生器（产生指令执行步骤信号)把握信号产生电路 （供应把握各部件的全部把握信号）什么是指令流水线？答:流水线技术：处理机内部的时间并行性技术。是提高计算机硬件性能的重要技术和有效措施,在成本增加不多的状况下很明显地提高了计算机的性能。中不同指令的不同功能。五、存储器系统（一）考核要求了解存储器的分类及各类存储器的特点;理解并记忆存储器系统的分层结构及原则;把握主存储器的组成、技术指标和运行原理；把握并描述Cache 的功能及工作原理；理解Cache 3 种地址映像方

57、式；了解虚拟存储器的基本概念与实现方法.（二）例题说明多级结构的存储器系统是建立在什么原理之上的？解释什么是多级结构存储器系统中的全都性原则和包含性原则?答：建立在程序运行的局部性原理之上的。的指令和少量的数据往往又集中在存储器的一小片存储区域中。全都性原则：保存在不同级的存储器中同一个数据必需有相同的值包含性原则:保存在内层存储器（靠近 CPU）中的数据肯定也被保存在外层存储器中， 即保存在内层存储器中的数据只是已保存在外层存储器中更多数据中的一小部分的复制品。六、输入/输出设备与输入/输出系统(一）考核要求 1理解接口的含义、信息交换的过程、具有的功能和类型；了解接口电路的两种端口编址方式

58、的特点；理解并区分几种标准接口的不同特点;理解并区分几种输入/输出方式的不同特点；理解与中断和DMA 相关的一些重要的基本概念；理解并能解释中断全过程中涉及到的一些重要名词和结论；把握DMA 把握器的功能、组成、数据传送方法和过程；理解与总线相关的一些重要的基本概念；把握总线仲裁和数据传送把握等基本的工作原理。（二）例题简述输入输出端口的统一编址方式和独立编址方式的含义。答：统一编址方式是将主存地址空间分出一部分地址用于对 I/O 端口进行编址,也就是I/O 端口使用了原本属于主存地址对其进行编址.此方式无需设置特地的输入输出指令,只要用一般的访问主存的指令就可以访问I/O端口。独立编址方式则

59、是将I/O I/O 端口和存储空间的地址空间相互独立.接受这种编址方式，CPU 访问I/O 端口时必需使用专用的I/O 指令。什么状况下CPU 可以响应中断？简要说明一次中断处理过程。答：当有中断恳求时,若此时系统允许中断，CPU 正在处理的程序的优先级比正在恳求的中断优先级低，又到了一条指令执行结束时刻，则CPU 将可以响应中断。1计算题:14。4CH 表示成二进制数，然后表示成八进制数和十进制数.说明：十进制数（Decimal number）用后缀D 表示或无后缀二进制数（Binary number）用后缀B 表示八进制数（Octal number）用后缀Q 表示十六进制数（Hexadecimal number)用后缀H 表示14.4CH=（14。4C）16对下列十进制数表示成 8 位（含一位符号位）二进制数原码和补码编码。（1）17;(2）-17提示：(17）10=（10001)28 （0 001000）原8 （0 001000）补若完成有困难,20 页写出X10111101,Y00101011 ,并用