译码器设计组合逻辑电路案例分析

1、译码器设计组合逻辑电路案例分析【信息单】一、编码器在数字系统中，把二进制码按一定的规律编排，使每组代码具有特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。编码器是一个多输入多输出的组合逻辑电路。按照编码方式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。.普通编码器普通编码器分二进制编码器和非二进制编码器。若输入信号的个数N与输出变量的位数n满足N=2n,此电路称为二进制编码器；若输入信号的个数N与输出变量的位数 n不满足N=2n,此电路称为非二进制编码器。普通编码器任何时刻只能对其中一个输入信息进行编码，即输入的N个信号是互相排斥

2、的。若编码器输入为4个信号，输出为两位代码，则称为4线-2线编码器（或4/2线编码器）。.优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码的编码器。.集成编码器10线-4线集成优先编码器常见型号为54/74147、54/74LS147 , 8线-3线常见型号为54/74148、54/74LS148。.编码器举例键控8421BCD码编码器10个按键SoS9代表输入的10个十进制数09,输入为低电平有效，即某一按键按下，对应的输入信号为 0,输出对应的8421码，输出为4位码，所以有4个输出端A、B、C、Do真值表见表7.1,由真值表写出各输出的逻辑表达式为A

3、=S8s9 =S8s9b=S；S5S6S；=s4s50S7cS3QS7=s2s30Sd=S1S3S5S7S9 = ss3s5s7s9表7.1键控8421BCD码编码器真值表输 入输出Sg & S? Sb S5 SSj S： S| SoA B C D GS1111111111i) GOOD11111111100000I1111111101000 I 1L 1 L 111 I 0110010111 L 1110111001 L 1111 j 0111 jQ 100111 I I 01 I I 110 1gli111011 I 1110110111011111101 L L 101111111tQ

4、00101 I 111 I I 1110 fl 11(2)二进制编码器用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。3位二进制编码器有 8个输入端3个输出端，所以常称为8线一3线编码器，其功能真值表见表 7.2,输入为高电 平有效。表7.2编码器真值表输喻出Iqtl k kLlj 1?Ai A)%1ft 1100000n 01)01000000Q 010010000 i)01n0。 n 1000001000010001000o 0 a01001 01t)u1)11t)0Q 。00001I JL由真值表写出各输出的逻辑表达式为 A2- I 4 I 5I 6I 7A1- I 2I3I

5、6I 7A0- I 1I3I5I 7用门电路实现逻辑电路，如图7.2所示。I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0图7.2位二进制编码器3)集成编码器74LS14874LS148是一种常用的8线-3线优先编码器。其外形和引脚如图7.3所示。图7.3集成编码器74LS148其逻辑功能见表 7.3,其中I； T为编码输入端，低电平有效。第 A1为编码输出端，也为低电平有效，即反码输出。其他功能如下。Ei为使能输入端，低电平有效。(2)优先顺序为I7-* I7,即I7的优先级最高，然后是17、匚、匕。GS为编码器的工作标志，低电平有效。EO为使能输出端，高电平有效。表7.3 7

6、4LS148优先编码器真值表IMPUTSOUTPUTS123456789DCBAHHHHHHHHHHMKHXXXXXXXXLLHHLXXXXXXXLHLHHHXXXXXXLIHLLLXXXXXLHHHIHLLHXXXXLHHHMHLHLXXXLHHHHHHLHHXXLHHHKMHHHILLKLHHHHHHHLHLHHHHHHHHHHHL二、译码器译码是编码的逆过程，即将每一组输入二进制代码“翻译”成为一个特定的输出信号。实现译码功能的数字电路称为译码器。集成译码器分为二进制译码器、二一十进制译码器和显示译码器3种。集成二进制译码器由于其输入、输出端的数目满足 2n=M,属完全译码器，故分为双2

7、-4线译码器、3-8线译 码器、4-16线译码器等。非二进制译码器种类很多，其中二一十进制译码器应用较广泛。二一十进制译码器又称 4-10线译码器，属不完全译码器。二一十进制译码器常用的型号有TTL 系列的 54/7442、54/74LS42 和 CMOS 系列中的 54/74HC42、54/74HCT42 等。1.74LS138译码器简介下图为3线-8线译码器74LS138集成芯片的内部电路及引脚排列图。其中 2、A、A为地址输入端，Y。Y7为译码输出端，Si、8、鸟为使能端。Au A i Aj图7.4内部电路及引脚排列Au A i Aj图7.4内部电路及引脚排列74LS138为74LS13

8、8输入输出功能表。表7.4 74LS138输入输出功能表输 入输 出S1S2+S3AA1AY0Y1Y2Y3Y4飞Y6Y7100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100XXXX11111111X1XXX11111111当S = 0, S2+ S3 =X时，或S = X, &+=1时，译码器被禁止， 匕 Y7所有输 出同时为高电平1。当S=1, &+=0时，器件使能有效，地址码所指定的输出端有信号（低电平有效）输出，其它所有输出端均无信

9、号（全为 1）输出。74LS138的输出函数表达式为：YO=AAA二3,Y1=AAA二 m,Y2=AAA=my3=Aaa=nry4=AAA二gY5=aAa=n5y6=aaA二n，=AAA二n2.利用译码器实现组合逻辑电路设计下图7.5为一译码器输出电路。根据组合逻辑电路分析方法，该电路的输出函数为:z =丫0丫72Vz = m)mm2n7 = AAAAAAAAAbAAA) = /m或m7其中，m是关于a0、ap a2的最小项表示形式， m是关于C、b、a的最小项表示形式。图7.5译码器电路利用译码器实现组合逻辑电路的解题步骤：(1)选择合适译码器。被表示函数有 n个变量，选择 n个地址信号的译

10、码器。(2)将函数表达式转换成标准与或表达式；(3)将标准与或表达式转换成与非-与非表示；(4)令被表示的函数表达式的变量与译码器地址端A2、A1、A0对应(高位对高位)。(5)把译码器相关输出位通过与非门电路进行连接输出。例：用译码器和门电路实现丫 = AB + AC的组合逻辑电路。 根据逻辑函数选择 3-8线译码器，例如 74LS138。(2)写出函数标准与或表达式。Y = AB + AC = ABC + ABC + ABC = m + M m=同7(3) 施|丝上与74LS138的输出表达式进行比较。设A=A2, B=A1, C=A0,可得：丫 = m, mm = 丫5丫丫7(4)画逻辑电路，如图 7.6所示。Y图7.6译码器电路3.译码器级联利用使能端能方便地将两个3-8线译码器组合成一个4-16线译码器，如图7.7所示。图7.7用两片74LS138组合成4/16译码器数据输入端高位 D3链接74LS138(1)的S2、S3端及74LS138(2)的S1端。当D3低电平， 即D3、D2、D1、D0所表示译码结果小于等于7,用74LS138(1)的译码输出表示；当 D3为高电平，即D3、D2、D1、Do所表示译码结果大于7,用74LS138(2)的译码输出表示。例如D