移位寄存器实验报告

1、74194并行输出74194并行输出QA、QB、QC、QD移位寄存器实验报告（一）实验原理移位寄存器是用来寄存二进制数字信息并且能进行信息移位的 时序逻辑电路。根据移位寄存器存取信息的方式可分为串入串出、 串入并出、并入串出、并入并出4种形式。74194是一种典型的中规 模集成移位寄存器，由4个RS触发器和一些门电路构成的4位双向 移位寄存器。该移位寄存器有左移，右移、并行输入数据，保持及 异步清零等5种功能。有如下功能表CLRNCLKS1S0工作状态0XXX清零10XX保持1t11并行直数，Q为ABCD1t01串行右移，移入数据位为SRS11t10串行左移，移入数据位为SLS11t00保持（

2、二）实验框图模式控制输 入时钟脉冲输 入移 位 寄 存 器模式控制输 入时钟脉冲输 入（三）实验内容按如下电路图连接电路74194!酊I 三.|!酊I 三.|:&；:j冰匚二：步盘i:bI、ITOTr江匚M.就:I :*厂j:=:|:料Ii|啊既二二副匚MKdSLSISRSIABACQBDQCSOQDS1CLRNCLK用 SHIFT REG.qa?，-w. w. w. w. w. w.wwl.阡护|qbIjW!P,T|)qcIjOUTPUT|qdt十个输入端，四个输出端，主体为74194.波形图Grid size:100nsclrn： Grid size:100nsclrn： 0sl_r:串行

3、输入端qabcd :并行输出参数设置：End time： 2us波形说明：clk:时钟信号； s1s0 :模式控制端 abcd :并行输入 结论：clrn优先级最高，且低有效高无效；s1s0模式控制，01右移，10左移，00保持，11置数重载；sl_r控制左移之后空位补0或补1。数码管显示移位（1）电路图（2）下载验证管脚分配：a,b,c,d:86,87,88,89bsg3.0:99,100,101,102clk:122clk0:125clrn:95q6.0:51,49,48,47,46,44,43s0,s1:73,72sl_r:82,83结论：下载结果与仿真结果一致，下载正确。一、 实验日志

4、移位寄存器的实验真的挺纠结的，本来想用7449的，但是下载结果出 现了错误，想到它在这个电路图中的功能比较单一，就自己写了一个 my7449，终于对了。五、思考题（1）简单说明移位寄存器的概念及应用情况？概念：移位寄存器是用来寄存二进制数字信息且能进行信息移动的时序逻 辑电路。根据移位寄存器存取信息的方式不同可以分为串入串出，串入并 出，并入串出，并入并处4种形式。应用：移位寄存器可以构成计数器，顺序脉冲发生器，串行累加器，串并 转换，并串转换等。（2）仿真常规方法步骤是什么？有什么注意事项？a）新建波形文件后波形图参数设置b）添加结点或总线后信号整合与位置分配c）激励输入及分段仿真注意事项：激励输入信号与待分析输出信号上下放置，界限分明；时钟信号置 顶，其他输入信号可按异步控制，同步控制，数据输入顺序向下放置; 同一元器件的控制信号就近放置；同一功能的控制信号就近放置；符合总线形式的IO信号优先整合；同一器件和同一属性的控制信号 优先整合；脉冲信号一般不整合；整合前信号应按高位到低位顺序向 下放置；整合后信号名以能直观反映该信号功能为宜；首先设置时钟信号等系统信号激励完成电路初始状态，其次将时间 轴划分为连续的时间段，一时间段完