三位二进制减法计数器

1、-. z.成绩评定表学生班级*专业课程设计题目数字电子课程设计评语组长签字：成绩日期2014年 7月日课程设计任务书学院信息科学与工程专业学生班级*课程设计题目1.三位二进制减法计数器无效态：000，1102、串行序列检测器检测序列：11013.基于74191芯片仿真设计54进制减法计数器并显示计数过程实践教学要求与任务:采用实验箱设计、连接、调试三位二进制计数器。采用multisim 仿真软件建立复杂的计数器电路模型调试串行序列检测器。采用multisim 仿真软件建立复杂的计数器电路模型调试基于74191芯片仿真设计54进制减法计数器并显示计数过程；对电路进展理论分析；在multisim环

2、境下分析仿真结果，给出仿真时序图；撰写课程设计报告。工作方案与进度安排:第1天：1.布置课程设计题目及任务。2.查找文献、资料，确立设计方案。第2-3天：在实验室中设计、连接、调试三位二进制计数器及串行序列检测器电路。第4天：1. 安装multisim软件，熟悉multisim软件仿真环境。在multisim环境下建立电路模型，学会建立元件库。2. 对设计电路进展理论分析、计算。3. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。第5天：1. 课程设计结果验收。2. 针对课程设计题目进展辩论。3. 完成课程设计报告。指导教师： 2014年6月日专业负责人：2014 年

3、 6 月日学院教学副院长：2014 年 6月日目录 TOC o 1-3 h z u HYPERLINK l _Toc3612559801 课程设计的目的与作用 PAGEREF _Toc361255980 h 2HYPERLINK l _Toc3612559812 设计任务 PAGEREF _Toc361255981 h 2HYPERLINK l _Toc3612559822.1 三位二进制同步减法计数器 PAGEREF _Toc361255982 h 2HYPERLINK l _Toc3612559832.2串行序列发生器的设计 PAGEREF _Toc361255983 h 2HYPERLI

4、NK l _Toc3612559842.3基于74191芯片仿真设计54进制减法计数器并显示计数过程 PAGEREF _Toc361255984 h 2HYPERLINK l _Toc3612559853设计原理 PAGEREF _Toc361255985 h 2HYPERLINK l _Toc3612559863.1三位二进制减法计数器 PAGEREF _Toc361255986 h 2HYPERLINK l _Toc3612559873.2串行序列发生器的设计 PAGEREF _Toc361255987 h 2HYPERLINK l _Toc3612559883.374191芯片仿真设计5

5、4进制减法计数器并显示计数过程 PAGEREF _Toc361255988 h 2HYPERLINK l _Toc3612559894实验步骤 PAGEREF _Toc361255989 h 2HYPERLINK l _Toc3612559904.1三位二进制减法计数器(无效状态000,110) PAGEREF _Toc361255990 h 2HYPERLINK l _Toc3612559914.2串行序列发生器的设计 PAGEREF _Toc361255991 h 2HYPERLINK l _Toc361255992串行序列信号发生器的总体框图: PAGEREF _Toc361255992

6、 h 2HYPERLINK l _Toc3612559934.3 74191芯片仿真设计54进制减法计数器并显示计数过程 PAGEREF _Toc361255993 h 2HYPERLINK l _Toc3612559945 仿真结果分析 PAGEREF _Toc361255994 h 2HYPERLINK l _Toc3612559956 设计总结 PAGEREF _Toc361255995 h 2HYPERLINK l _Toc3612559967 参考文献 PAGEREF _Toc361255996 h 2-. z.1 课程设计的目的与作用1.了解同步计数器及序列信号发生器工作原理；2.

7、掌握计数器电路的分析，设计方法及应用；3.掌握序列信号发生器的分析，设计方法及应用2 设计任务2.1三位二进制同步减法计数器1.设计一个循环型三位二进制减法计数器，其中无效状态为000，110，组合电路选用与门和与非门等。2.根据自己的设计接线。3.检查无误后，测试其功能。2.2串行序列发生器的设计1.设计一个能循环产生给定序列的串行序列信号发生器，其中发生序列1101，组合电路选用与门和与非门等。2.根据自己的设计接线。3.检查无误后，测试其功能。2.3基于74191芯片仿真设计54进制减法计数器并显示计数过程1.设计一个基于74191芯片仿真设计54进制减法计数器并显示计数过程，组合电路局

8、部选用与门和与非门等。2.根据自己的设计接线。3.检查无误后，测试其功能。3设计原理3.1 三位二进制减法计数器1.计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的根本时序逻辑部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加法计数器，也有减法计数器。如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。在同步计数器中，个触发器共用同一个时钟信号。2.时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程；再根据给定初态，一次迭代得到特征转换表，分析特征转换表画出

9、状态图。3.CP是输入计数脉冲，所谓计数，就是记CP脉冲个数，每来一个CP脉冲，计数器就加一个1，随着输入计数脉冲个数的增加，计数器中的数值也增大，当计数器记满时再来CP脉冲，计数器归零的同时给高位进位，即要给高位进位信号。3.2 串行序列发生器的设计1.序列是把一组0,1数码按一定规则顺序排列的串行信号，可以做同步信号地址码，数据等，也可以做控制信号。2.计数型序列信号发生器是在计数器的根底上加上反响网络构成。要实现序列长度为M序列信号发生器。其设计步骤为：a.先设计一个计数模值为M的计数器；b.再令计数器每一个状态输出符合序列信号要求；c.根据计数器状态转换关系和序列信号要求设计输出组合网

10、络 74191芯片仿真设计54进制减法计数器并显示计数过程1.写出的二进制代码2.求归零逻辑3.异步置数的值4实验步骤4.1三位二进制减法计数器(无效状态000,110)所给无效状态为000、110，对其余有效状态进展逻辑抽象可以得到减法器设计电路的原始状态图如图所示：加法真值表：计数脉冲 0 1 1 1 1 1 0 1 2 1 0 0 3 0 1 1 4 0 1 0 5 0 0 1图状态转移表三位二进制加法计数器的总体框图三位二进制同步加法计数器三位二进制同步加法计数器YCPYCP输入脉冲串行序列输出图三位二进制加法计数器的总体框图1状态图111 0/ 101 0/ 100 0/ 011 0

11、/ 010 0/ 001 1/图1.4.3减法器的状态图2选择的触发器名称:选用三个CP下降沿触发的边沿JK触发器3输出方程:Y= 2nn1 Q0n4状态方程Q1nQ0nQ2n 00 01 11 10111 010 001 011 100 1010图电路次态的卡诺图Q1nQ0nQ2n 00 01 11 101 0 1 1 0 1图1.4.5 Y的卡诺图Q1nQ0nQ2n 00 01 11 101 1 0 1 0 0图1.4.6 的卡诺图Q1nQ0nQ2n 00 01 11 101 0 0 0 1 1图1.4.7 的卡诺图由卡诺图得出状态方程为：Q2n+1=+Q1n+1 =+Q0n+1=+5驱动

12、方程=1 = EQ = QUOTE =6时钟方程=图设计电路的逻辑电路图7仿真结果状态1状态2状态3状态4状态5状态6 进位端为高电平4.2串行序列发生器的设计串行序列信号发生器的总体框图:串行序列信号发生器串行序列信号发生器CP Y输入脉冲串行序列输出图串行序列信号发生器的总体框图状态图进展状态分配S0=00 S1=01 S2=10 S3=113选择的触发器名称:选用两个CP下降沿触发的边沿JK触发器4输出方程:Y= * 1n 0n5状态方程Q1nQ0n* 00 01 11 1000 0 0 0 0 1 0Q图输出状态的卡诺图Q1nQ0n* 00 01 11 100000 0011 01 1

13、0 01 10Q图次态图Q1nQ0n * 00 01 11 1000 0 1 0 1 0 1图次态状态图Q1nQ0n * 00 01 11 1000 0 1 1 0 1 0图次态状态图由卡诺图得出状态方程为：=J+=+*=* Q1N+(*1n+ Q1n) Q0n6驱动方程=*=* eq oac(,+)=Y=*7逻辑电路图图1.37串行序列1101检测电路8仿真结果输入*=1，触发器变为01，Y=0输入*=1，触发器变为10，Y=0输入*=0，触发器变为11，Y=0输入*=1， Y=14.3 74191芯片仿真设计54进制减法计数器并显示计数过程写出的二进制代码1111 1111 (255 FF

14、H)54个数54个数1100 1010 (202 CAH)求归零逻辑因为是异步置数端，所以返回值应为1100 1001= QUOTE 画连线图4仿真结果第一个数 FFH第二个数 FEH第三个数 FDH QUOTE 第54个数 CAH5 仿真结果分析实验结果可通过数字显示器的数字变化观察计数器的工作情况，容易验证电路是否正确。三位二进制减法计数器，小灯会按照111,101,100,011,010,001的顺序循环变化，证明 000,110不存在的约束项，电路连接正确。序列信号发生器，当依次输入1101时，输出Y为1，证明设计合理且电路连接正确。仿真运行时,显示器从FFH CAH依次进展减法计数.6 设计总结通过本次课程设计使我对同步计数器及序列信号发生器工作原